模拟CMOS集成电路设计(拉扎维)第十一章带隙基准.ppt [兼容模式]

集成电路设计基础复习

1、解释基本概念：集成电路，集成度，特征尺寸 参考答案： A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。 B、集成度是指在每个芯片中包含的元器件的数目。 C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。 2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE 参考答案： IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction 3、试述集成电路的几种主要分类方法 参考答案： 集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。按基片结构形式，可分为单片集成电路和混合集成电路两大类。按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。 4、试述“自顶向下”集成电路设计步骤。 参考答案： “自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。 5、比较标准单元法和门阵列法的差异。 参考答案：

集成电路设计基础 课后答案

班级：通信二班姓名：赵庆超学号：20071201297 7，版图设计中整体布局有哪些注意事项？ 答：1版图设计最基本满足版图设计准则，以提高电路的匹配性能，抗干扰性能和高频工作性能。 2 整体力求层次化设计，即按功能将版图划分为若干子单元，每个子单元又可能包含若干子单元，从最小的子单元进行设计，这些子单元又被调用完成较大单元的设计，这种方法大大减少了设计和修改的工作量，且结构严谨，层次清晰。 3 图形应尽量简洁，避免不必要的多边形，对连接在一起的同一层应尽量合并，这不仅可减小版图的数据存储量，而且版图一模了然。 4 在构思版图结构时，除要考虑版图所占的面积，输入和输出的合理分布，较小不必要的寄生效应外，还应力求版图与电路原理框图保持一致（必要时修改框图画法），并力求版图美观大方。 8，版图设计中元件布局布线方面有哪些注意事项？ 答：1 各不同布线层的性能各不相同，晶体管等效电阻应大大高于布线电阻。高速电路，电荷的分配效应会引起很多问题。 2 随器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加布线电阻和分布电阻。 3 电源线和地线应尽可能的避免用扩散区和多晶硅布线，特别是通过

较大电流的那部分电源线和地线。因此集成电路的版图设计电源线和地线多采用梳状布线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 4 禁止在一条铝布线的长信号霞平行走过另一条用多晶硅或者扩散区布线的长信号线。因为长距离平行布线的两条信号线之间存在着较大的分布电容，一条信号线会在另一条信号线上产生较大的噪声，使电路不能正常工作。、 5 压点离开芯片内部图形的距离不应少于20um，以避免芯片键和时，因应力而造成电路损坏。

IC设计基础笔试集锦

IC设计基础（流程、工艺、版图、器件）笔试集锦 1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路 相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念）。（仕兰微面试题目） 什么是MCU？ MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。 MCU的分类 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。MASK ROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。 RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是CPU核心 很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如Mac的Power PC 系列。 CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。 DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。 2、FPGA和ASIC的概念，他们的区别。（未知） 答案：FPGA是可编程ASIC。 ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一 个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计 制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点 3、什么叫做OTP片、掩膜片，两者的区别何在？（仕兰微面试题目）otp是一次可编程（one time programme）,掩膜就是mcu出厂的时候程序已经固化到里面去了，不能在写程序进去！( 4、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目） 5、描述你对集成电路设计流程的认识。（仕兰微面试题目） 6、简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） 7、IC设计前端到后端的流程和eda工具。（未知） 8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.（未知） 9、Asic的design flow。（威盛VIA 2003.11.06 上海笔试试题） 10、写出asic前期设计的流程和相应的工具。（威盛） 11、集成电路前段设计流程，写出相关的工具。（扬智电子笔试） 先介绍下IC开发流程： 1.）代码输入（design input) 用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码 语言输入工具：SUMMIT VISUALHDL MENTOR RENIOR 图形输入: composer(cadence); viewlogic (viewdraw) 2.）电路仿真（circuit simulation) 将vhd代码进行先前逻辑仿真，验证功能描述是否正确 数字电路仿真工具： Verolog：CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL : CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模拟电路仿真工具： AVANTI HSpice pspice，spectre micro microwave: eesoft : hp 3.）逻辑综合（synthesis tools) 逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真 中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再 仿真。最终仿真结果生成的网表称为物理网表。 12、请简述一下设计后端的整个流程？（仕兰微面试题目） 13、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元 素？（仕兰微面试题目） 14、描述你对集成电路工艺的认识。（仕兰微面试题目）

集成电路设计基础复习要点

集成电路设计基础复习要点 第一章集成电路设计概述 1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？ 2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一 年为此获得诺贝尔奖？ 3、什么是晶圆？晶圆的材料是什么？ 4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶 圆尺寸是多少？ 5、摩尔是哪个公司的创始人？什么是摩尔定律？ 6、什么是SoC？英文全拼是什么？ 7、说出Foundry、Fabless和Chipless的中文含义。 8、什么是集成电路的一体化(IDM)实现模式？ 9、什么是集成电路的无生产线(Fabless)设计模式？ 10、目前集成电路技术发展的一个重要特征是什么？ 11、一个工艺设计文件(PDK)包含哪些内容？ 12、什么叫“流片”？ 13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？ 14、集成电路设计需要哪些知识范围？ 15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电 路设计工具？

16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是 什么？每个对应产品芯片上大约有多少晶体管数目？ 17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有 哪些？ 18、境外主要代工厂家和主导工艺有哪些？ 第二章集成电路材料、结构与理论 1、电子系统特别是微电子系统应用的材料有哪些？ 2、常用的半导体材料有哪些？ 3、半导体材料得到广泛应用的原因是什么？ 4、为什么市场上90%的IC产品都是基于Si工艺的？ 5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？ 6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多 少？ 7、GaAs集成电路主要有几种有源器件？ 8、为什么说InP适合做发光器件和OEIC？ 9、IC系统中常用的几种绝缘材料是什么？ 10、什么是欧姆接触和肖特基接触？ 11、多晶硅有什么特点？ 12、什么是材料系统？

集成电路设计基础复习

1. 在P 衬底硅片上设计的PMOS 管可以分为n+层、SiO 2层、多晶硅层、金属层和N 井层。 2. 在集成电路设计中，制造厂商所给的工艺中有R □为它成为（方块电阻）。 3. MOS 管元件参数中的C ox 是栅极单位面积所具有的（电容值）。 4. 对于NMOS 而言，工作在饱和区中，其漏电流I D 等于（21()2D P ox GS TH W I C V V L μ= -），不能使用β或K 来表示。 5. 对于PMOS 而言，工作在饱和区中，其漏电流I D 等于 （21(||)2D P ox SG TH W I C V V L μ=--），不能使用β或K 来表示。 6. 对于工作在饱和区的NMOS 而言，其g m 等于（2D m GS TH I g V V =-），只能有I D 和过 驱动电压表示。 7. 对于工作在饱和区的NMOS 而言，其g m 等于（m g =），只能有I D 、W 、L 以及工艺参数表示。 8. 根据MOS 管特征曲线划分的四个工作区域，可以作为MOS 电阻的区域为（深度三极管区）。 9. 根据MOS 管特征曲线划分的四个工作区域中，可以作为电流源的区域为（饱和区）。 10. 对于NMOS 而言，导电沟道形成，但没有产生夹断的外部条件为（V DS 小于V GS -V TH ）。 11. 差动信号的优点，能（有效抑制共模噪声），增大输出电压摆幅，偏置电路更简单和输出线性度更高。 12. 分析MOS 共栅放大电路，其电流增益约等于（1）。 13. 差动信号的优点，能有效抑制共模噪声，增大输出电压摆幅，偏置电路更简单和（输出线性度更高）。 14. 共源共栅电流镜如下图所示，当V X 电压源由大变小的过程中，M2和M3管，（M3）先退出饱和区。

集成电路设计基础——发展史

集成电路设计系列第2章集成电路发展史

本章概要 2.1 集成电路的发明 2.2 微处理器的发展 2.3 摩尔定律 2 2.4 今天的IC

年德国科学家Ferdinand 1874年，德国科学家Ferdinand Braun 发现在一定的条件下，晶体能够单向传导电流并将这种现象能够单向传导电流，并将这种现象称为“整流（rectification ）。 年意大利人G i l M i 3 1895年，意大利人Gugielmo Marconi 发明了利用电波传输信号的新技术，成为无线通信的开端晶体探测器首成为无线通信的开端。晶体探测器首次被用于无线电接收机中，用于从载波中提取有用信号称之为“检波”波中提取有用信号，称之为检波。

1904年，英国科学家John Ambrose Fleming，发明了第一只电子管，被称为 Fleming Valve。 “Fleming Valve” 4 这只电子管只有阴极和阳极两个电极。他通过研究 ，将个有用信号调制到从阴极到阳极的 Edison Effect，将一个有用信号调制到从阴极到阳极的 直流电流之上。

5 1906年，美国科学家Lee de Forest 给电子管加一个电极（称为栅极）， 从而使电子管具有了放大的能力， 可以视作为晶体管的前身。

机械计算装置 英国剑桥大学教授 Charles Babbage于1932 Ch l B bb 年设想，1934年开发 被称为差动引擎 （Difference Engines） 采用十进制 6 可完成加、减、乘、除 有25000个机械部件，总 成本17470英镑

集成电路设计基础作业题解答(1～4)word资料5页

第一次作业： 1、 为什么PN 结会有单向导电性？ 答PN 结是由P 型半导体和N 型半导体结合在一起形成的。P 型半导体多子是空穴，N 型半导体多子是电子。当形成PN 结后由于载流子的浓度差，电子会向P 型侧扩散，空穴会向N 型侧扩散。随着扩散的进行，会在接触处形成一定厚度的空间电荷区，电荷区中的正负离化中心形成内建电场。随着空间耗尽区的扩展和内建电场的增强，电场作用下的漂移得到加强，扩散随之减弱，最后漂移电流和扩散电流达到平衡。若给PN 结两端加上正电压，外加电场将会削弱内建电场从而加强扩散削弱漂移，此时扩散电流电流大于漂移电流从而形成正向导通电流。当PN 结加上反向偏压后，外加电场和内建电场同向，此时扩散进一步收到抑制，漂移得到加强。但漂移的少数载流子非常少，所以没能形成大的反向导通电流。这就是PN 结的单向导电性。 2、 为什么半导体掺杂后导电能力大大增强 答：本征半导体在常温情况下由于热激发产生的空穴电子对浓度大约在1010量级。而在常温下本征半导体的导电能力非常弱。当掺入B 或P 等杂质后，在常温下的掺杂杂质基本全部离化，杂质的离化而会在价带或导带产生大量的能做共有化运动的空穴或电子。在杂质没有补偿的情况下，载流子浓度近似等于杂质浓度，半导体掺杂后n,p 大大增加。根据电导率σ=nq μ(n)+pqμ(p)可知，掺杂半导体的电导率大大增加，即导电能力明显增强。 3、 为什么晶体管有放大作用？ 答：我们定义晶体管集电极电流和基极电流的比值为晶体管放大倍数。只有当晶体管处于放大状态时才具有线性放大能力。当BE 结正偏，BC 结反偏时管子处于放大状态。因为发射极高掺杂，在BE 正向导通时，发射极的大量电子（以NPN 管为例）扩散到基区。基区空穴扩散到发射极，而基区浓度远比发射极来得低，所以电子扩散电流占主要部分。因为基区很薄且载流子寿命很长，到达基区的电子只有一小部分和基区注入得空穴复合，绝大部分要在反偏的集电结内建电场作用下而漂移到集电极。所以集电极电流与基极电流的比值比较大，即放大倍数比较大。 第二次作业 1.3、题目略 解答： （1）①由图可知 ②由图可知 （2） (3) 各层版图如下 (不按次序排放) 1.5、题目略 设计条件如下： ①单条形基极，单条形发射极，单条形集电极 ②工艺允许最小宽度为2u ③外延层厚度和各图形的间距也是2u ④采用标准的PN 结隔离双极型工艺 ⑤要求管子占有面积最小 解答： 根据以上条件可以得到以下layout （1）根据以上版图可以计算一个NPN 管的版图面积为 （2）W W 65103.810 4.22-??＝每个管子的功耗＝ （3）当最小间距是5um 时，38400 5.25.2104.25≈??=N ，W W 51021.538400 2-?＝每个管子的功耗＝ 当最小间距是0.5um 时，6 51084.316104.2?=??=N ，

(完整word版)微电子器件与IC设计基础_第2版,刘刚,陈涛,课后答案

课后习题答案 1.1 为什么经典物理无法准确描述电子的状态？在量子力学中又是用什么方法来描述的？ 解：在经典物理中，粒子和波是被区分的。然而，电子和光子是微观粒子，具有波粒二象性。因此，经典物理无法准确描述电子的状态。 在量子力学中，粒子具有波粒二象性，其能量和动量是通过这样一个常数来与物质波的频率 ω和波矢k 建立联系的，即 k n c h p h E ηη== ==υ ωυ 上述等式的左边描述的是粒子的能量和动量，右边描述的则是粒子波动性的频率ω和波矢 k 。 1.2 量子力学中用什么来描述波函数的时空变化规律？ 解：波函数ψ是空间和时间的复函数。与经典物理不同的是，它描述的不是实在的物理量的波动，而是粒子在空间的概率分布，是一种几率波。如果用()t r ,ψ表示粒子的德布洛意波的振幅，以()()()t r t r t r ,,,2 ψψψ* =表示波的强度，那么，t 时刻在r 附近的小体积元 z y x ???中检测到粒子的概率正比于()z y x t r ???2 ,ψ。 1.3 试从能带的角度说明导体、半导体和绝缘体在导电性能上的差异。 解：如图1.3所示，从能带的观点来看，半导体和绝缘体都存在着禁带，绝缘体因其禁带宽度较大(6~7eV)，室温下本征激发的载流子近乎为零，所以绝缘体室温下不能导电。半导体禁带宽度较小，只有1~2eV ，室温下已经有一定数量的电子从价带激发到导带。所以半导体在室温下就有一定的导电能力。而导体没有禁带，导带与价带重迭在一起，或者存在半满带，因此室温下导体就具有良好的导电能力。 1.4 为什么说本征载流子浓度与温度有关？ 解：本征半导体中所有载流子都来源于价带电子的本征激发。由此产生的载流子称为本征载流子。本征激发过程中电子和空穴是同时出现的，数量相等，i n p n ==00。对于某一确定的半导体材料，其本征载流子浓度为kT E V C i g e N N p n n ==002 式中，N C ，N V 以及Eg 都是随着温度变化的，所以，本征载流子浓度也是随着温度变化的。

IC设计入门

使用手冊
Edited by 黄子龙、赵建胜、林庆钧(2002)
1

Outline
Introduction 工作站使用初级入门 事前准备 Cadence A. Layout B. Schematic C. Symbol D. PDRACULA 5. Spice A. Hspice B. Awaves 1. 2. 3. 4.
Introduction
完整的 Full-Custom 设计系统环境 1. 设计数据库-Cadence Design Framework II 2. 电路编辑环境-Text editor / schematic editor 3. 电路仿真软件-spice 4. 布局编辑软件-Candence virtuoso 5. 布局验证软件-diva, Dracula/Inquery, Hercules 系统环境 1. 工作站 2. unix-based 操作系统
2

工作站使用初级入门
基本指令简介： 1. ls：检视目录下所有档案。 2. clear：清除屏幕。 3. pwd：显示目前工作的目录。 4. cd：改变目录。 5. rm：删除档案。 6. cp：复制档案。 7. mv：移动档案。 8. mkdir：建立目录。 9. rmdir：删除目录。 10. find：寻找档案。 11. passwd：改变密码。 12. chfn：改变全名。 13. finger：显示使用者信息。 14. rusers：显示所有使用者。 指令再介绍： 1.登录步骤 login ：___________(输入 username) password：___________(输入密码) 2.注销步骤 logout 或
exit
3.在线指令说明 执行格式： man [command-name] 4.改变工作目录位置 执行格式： cd [name] Example： cd dir1 改变目录位置，至 dir1 之目录位置下。 5.复制档案 执行格式： cp [-r] source destination Example： cp file1 file2 将档案 file1 复制成 file2。 cp –r dir1 dir2 复制整个目录。
3

2018年宁波大学3810数字集成电路设计基础博士研究生初试试卷(A卷)

科目代码: 3810 科目名称：数字集成电路设计基础 VDD GND IN1 IN2 IN3 IN4 OUT

科目代码: 3810 科目名称：数字集成电路设计基础

科目代码: 3810 科目名称：数字集成电路设计基础 5.说明如图5所示的静态CMOS反相器的总功耗由哪几部分组成，并列出每一项功耗的具体表达式。(10分) pmos nmos VDD C L 图5. 静态CMOS反相器 6.分析图6所示的电路，在不同时钟CLK输入下Q0、Q1、Q2与Q3的输出状态，并将状态量 填入表1。假设各个D触发器的初始输出状态皆为Q=0。(10分) 图6.D触发器构成的时序逻辑电路 表1.电路输出状态表 CLK的顺 序 输入D1 Q0Q1Q2Q3 0 0 0 0 0 0 1 1 2 0 3 1 4 1 5 0

科目代码: 3810 科目名称：数字集成电路设计基础 7.试用差分串联电压开关逻辑（DCVSL）与互补传输管逻辑（CPL）实现二输入的XOR/NXOR逻 辑门，要求画出其晶体管级电路图。(10分) 8.在图7所示电路中，已知CMOS集成施密特触发器的电源电压V DD=15V, V T+=10V，V T-=5V, R=100KΩ, C=10μF。试画出u c和u0的波形，并求出u0的频率以及占空比。(10分) 图7. 施密特触发器电路 9.叙述图8所示的单管动态CMOS存储单元读与写的工作原理与工作过程。(8分) T C1 C2 图8. 单管动态CMOS存储单元 10.试回答下列问题：（1）在标准CMOS工艺中，NMOS衬底（阱）通常与电路中最低电位相接， 若NMOS衬底（阱）与最高电位相接，会产生什么害处? （4分）（2）MOS管有三种主要漏电流（4分）（3）试分别说明: 在65nm以下工艺，哪两种漏电流起主要作用?（4分）

集成电路设计基础期末考试复习题

全部复习题均可在教材上找到参考答案！！！ 1.摩尔定律的内容：单位面积芯片上所能容纳的器件数量，每12-18个月翻一番。 2.摩尔定律得以保持的途径：特征尺寸不断缩小、增大芯片面积及单元结构的改进。 3.图形的加工是通过光刻和刻蚀工艺完成的。 4.在场区中，防止出现寄生沟道的措施：足够厚的场氧化层、场区注硼、合理的版图。 5.形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。 6.实际的多路器和逆多路器中输入和输出一般是多位信息，如果对m个n位数据进行选 择，则需要n位m选一多路器。 7.在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。 8.版图设计规则可以用两种形式给出：微米规则和λ规则。 9.常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是 开发多晶硅技术。 10.要实现四选一多路器，应该用2位二进制变量组成4个控制信号，控制4个数据的选 择。 11.摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献：特 征尺寸不断缩小、芯片面积不断增大、器件和电路结构的不断改进。 12.缩小特征尺寸的目的：使集成电路继续遵循摩尔定律提高集成密度；提高集成度可以 使电子设备体积更小、速度更高、功耗更低；降低单位功能电路的成本，提高产品的性能/价格比，使产品更具竞争力。 13.N阱CMOS主要工艺步骤：衬底硅片的选择→制作n阱→场区氧化→制作硅栅→形成 源、漏区→形成金属互连线。 14.解决双极型晶体管纵向按比例缩小问题的最佳方案之一，就是采用多晶硅发射极结构， 避免发射区离子注入对硅表面的损伤。 15.n输入与非门设计考虑，根据直流特性设计：Kr=KN/KP=n3/2；根据瞬态特性设计： Kr=KN/KP=n。n输入或非门设计考虑，根据直流特性设计：Kr=KN/KP=n-3/2；根据瞬态特性设计：Kr= Kr=KN/KP=1/n. 16.CE等比例缩小定律要求器件的所有几何尺寸，包括横向和纵向尺寸，都缩小k倍；衬 底掺杂浓度增大K倍；电源电压下降K倍。CV等比例缩小定律要求器件的所有几何尺寸都缩小K倍；电源电压保持不变；衬底掺杂浓度增大αK倍，以便使内部的耗尽层宽度和外部尺寸一起缩小。QCE等比例缩小定律要求器件尺寸K倍缩小，电源电压减小α/K倍（1＜α＜K），衬底掺杂浓度增大αK倍，使耗尽层宽度和器件尺寸一样缩小。 17.正胶在曝光时被光照的光刻胶发生分解反应，在显影时很容易被去掉。 18.先进的双极晶体管结构的三个基本特征：自对准工艺、多晶硅发射极技术和深槽隔离 技术。 19.存储器的总体结构包括：存储单元阵列、译码器、输入/输出缓冲器、时钟和控制电路。 20.要使电路正常工作，时钟信号为低电平的时间必须大于电路的上升时间。 21.制作硅栅具体步骤：生长缓冲层、沟道区注入、离子注入、CVD工艺淀积多晶硅、多 晶硅掺杂、光刻和刻蚀形成多晶硅栅的图形。 22.BiCMOS技术的特点? 23.MOS存储器主要分为哪两大类? 随机存取存储器RAM的可分为：动态随机存取存储