飞思卡尔 KL25 ADC模块 中文解释
第28章模拟—数字转换器
28.1 概述
注意：对于芯片模块的具体实施细则请参阅芯片的配置信息。
16 位模拟-数字转换器(ADC)是一个逐次逼近的ADC，它是集成在一个微控制器的片上系统。
注意：对于特定操作模式的芯片，请参阅电源设备管理信息。
28.1.1 特性
ADC 模块包括以下特性：
（1）可以达到16 位采样精度的线性逼近算法
（2）高达 4 对差分和24 个单端外部输入模拟通道
（3）输出模式：16 位，13 位，11 位，9 位的差分模式；16 位，12 位，10 位，8 位的单端模式
（4）16 位扩展的有符号以 2 进制补码输出的差分模式
（5）右对齐无符号的单端输出模式
（6）单次转换或者持续转换(单次转换后自动回到空闲状态)
（7）可配置的采样时间和转换速率/电压
（8）转换完成/硬件计算采样平均值完成的标志和中断
（9）输入时钟可以从4 个时钟源选择
（10）低噪音低功耗模式操纵
（11）低噪声操作模式下使用异步时钟源作为输出时钟
（12）可选择的硬件转换来触发硬件通道选择
（13）自动比较中断可以大于、等于、小于、超过可编程值、或者在可编程值区间之内
（14）温度传感器
（15）硬件计算均值功能
（16）可选择的电压：外部电压或内部电压
（17）自动校验模式
28.1.2 模块示意图
图28-1 是ADC 模块框图。
28.2 ADC 引脚描述
ADC 模块支持4 对差分输入和多达24 个单端输入，每对差分输入要求有两个输入信号，DADPx 和DADMx。ADC 同样还需要4 个电源/参考/地连接。
注意：在芯片配置上，请参阅ADC 配置节在此设备上支持的信道数目一章。
表28-1 ADC信号描述
28.2.1 模拟电源(V DDA)
ADC 模拟部分使用V DDA 作为电源。在一些封装中，V DDA 连接到内部的V DD 上。如果外部电压有效，则V DDA 引脚连接到外部有效电压，作为V DD。外部滤波必须保证清除
V DDA 的毛刺保证得到有效的结果。
28.2.2 模拟地
ADC 模拟部分使用V SSA 作为地。在一些封装中，V SSA 连接到内部的V SS 上。如果外部电压有效，则将V SSA 引脚接到外部有效电压，作为V SS。
28.2.3 参考电压选择
对于ADC 转换来说，V REFSH 和V REFSL 分别对应参考高电压和参考低电压。能够
配置和接收两对电压V REFSH 和V REFSL 中的一对。每对中的一对，都包含一个有效的
参考电压并且该参考电压一定在最小的参考高电压和V DDA 之间。一个参考地一定和
V SSA 电压大小相同。两对外部电压分别是V REFH 和V REFL 和可选择的V ALTH 和V ALTL。设置寄存器SC2[REFSEL]段可以对参考电压进行选择。根据MCU 配置，可选参考
电压对(V ALTH 和
V ALTL)是选择外部引脚还是内部引脚，请查阅MCU 的参考电压芯片配置。
在一些封装中，V REFH 连接到V DDA 上，V REFL 连接到V SSA 上的。如果外部电压有效，则参考电压就可以连接到与V DDA 相同的电压上，或者在最小参考高电压和有效V DDA 之间的一个电平之间(V REFH 永远不会超过V DDA)。将参考地连接到与V SSA 相同的电压上。
28.2.4 模拟通道输入
ADC 模块支持24 个单端模拟输入。当寄存器SC1n 中的DIFF 位为低时，设置SC1[ADCH]段选择输入通道。
28.2.5 差分模拟通道输入(DADx)
ADC 模块支持 4 个差分模拟输入。每个输入由一对外部引脚(DADPx 和DADMx) 组成，每个引脚都可以提供最精确的模拟到数字的读取。当SC1n[DIFF]位为高时，可设置SC1[ADCH]段来选择差分输入。当SC1n[DIFF]位为低时，所有的DADPx 可以作为单端输入。在某些MCU 配置中，当SC1n[DIFF]位为低时，一些DADMx 也可能作为单端输入。请参阅MCU 的ADC 连接芯片配置一章。
28.3 寄存器定义
该部分描述ADC 寄存器。
ADC 存储器映像
28.3.1 ADC状态控制寄存器1(ADC0_SC1n)
KL25 状态控制寄存器1 中有两个寄存器，SC1A 和SC1B。
SC1A 寄存器有软件和硬件触发两种操作模式。
为了使由外设激发的ADC 转换有序进行，ADC 包含多个状态控制寄存器，每一次转换使用一个寄存器。SC1B-SC1n 为只在硬件触发模式下使用的多个寄存器，至于使用SC1 寄存器的数量请查阅芯片配置信息。SC1n 寄存器有相同的位域，用“ping –pong”方法控制ADC 操作。
在任一时刻，SC1n 寄存器中只有一个能有效控制ADC 转换。当SC1n 有效控制ADC 转换时，可以更新配置SC1A(对于该芯片的任何SC1n 寄存器都可以依此操作)。
当SC1A 有效控制一个转换并且处于取消当前转换时，可以对SC1A 进行写操作。在软件触发模式下(SC2[ADTRG]=0)，对寄存器SC1A 进行写的时候会开始一个新的转换。同时，当SC1n 寄存器有效控制一个转换并且处于取消当前状态时，可以对任何一个SC1n 寄存器进行写操作。在软件触发操作模式下不能用SC1B-SC1n 寄存器组，所以此时对SC1B-SC1n 进行写操作不会开始一个新的转换。
地址：4003_B000h 基地址+0h 偏移量+(4d*I) (i 从0d 到1d)，SC1A 的地址4003B000h，
SC1B 的地址4003B004h。
D31~D8（0）—保留位，只读，且各位值为0。
D7（COCO）—转换完成标志位，只读。当不设置比较功能(SC2[ACFE]=0)时，
或不设置硬件均值功能(SC3[A VGE]=0)时，每次转换完成时置该位为1；当比较功能
使能(SC2[ACFE]=1)时，只要比较结果为真，转换完成后，该位为1；当设置硬件均
值功能（SC3[A VGE]=1）时，且均值滤波次数（该值由SC3[A VGS]段决定）设定后，
则该位为1；当校准次序完成，则该位为1。当对寄存器SC1A 进行写操作或者对转
换结果寄存器Rn 进行读操作时，都会清除COCO。
D6（AIEN）—中断使能位。当AIEN 位为1 时，设置COCO 位为1 就会引发一个中断。当AIEN 为0 时，无动作。
D5（DIFF）—差分模式使能位。当DIFF 为0 时，单端转换；当DIFF 为1 时，
差分转换。在差分模式下，当ADC 配置有效时，该模式会自动从不同通道中选择一个
通道，改变转换算法和周期数完成转换。
D4~D0（ADCH）—输入通道选择位。输入通道的解码取决于DIFF 的值。输入
引脚DAD0-DAD3 已经和内部的引脚对DADPx、DADMx 相连。当全部设置为1111 时，连续近似值转换器子系统会关闭。该特征可以明确地结束ADC，同时可以将输入
通道与所有其他的资源隔离开来。结束正在执行的转换可以防止新的转换发生。当正
在执行的转换无效时，没有必要将通道选择位全部设置为1 来将ADC 置于低功耗状态，因为转换完成之后模块会自动进入低功耗状态。当该位段设置为0000~00011，当DIFF=0 时，DADP0~DADP3 选择为输入，而DIFF=1 时，DAD0~DAD3 选择为输入；当该位段设置为00100~10111，当DIFF=0 时，AD4~AD23 选择为输入，而DIFF=1 时，该位保留；其他情况该位均保留。注意：您的设备可能无法使用位域设置
说明中的一些输入通道，对于ADC
设备的实际ADC 通道分配，请参阅芯片配置信息。
28.3.2 ADC配置寄存器(ADC0_CFG1)
CFG1 寄存器可以选择操作模式，设置时钟源、时钟分频，对低功耗或者长时间采样进行配置。
地址：4003_B000h 基地址+8h 偏移量=4003_B008h
D31~D8（0）—保留位，只读，且各位值为0。
D7（ADLPC）—低功耗配置位。CFG1[ADLPC]控制连续近似值转换器的电压配置。当CFG1[ADLPC]=0 时，正常供电配置；当CFG1[ADLPC]=1 时，以最大时钟速率的代价
降低功耗。
D6~D5 （ADIV）—时钟分频选择位。ADIV 选择ADC 使用的分频系数产生内部时钟ADCK。当CFG1[ADIV]分别为00，01，10，11 时，对应的分频系数分别为1，2，4，
8，时钟频率为输入时钟，输入时钟/2，输入时钟/4，输入时钟/8。
D4（ADLSMP）—采样时间配置位。ADLSMP 会根据选择的转换模式选择不同的采样次数。该位能够根据采样周期进行调整，高阻抗输入以达到精确采样或者低阻抗输入达到最大转换速率。如果持续转换使能，同时不要求高转换率，则长时间采样也可以用在更低的功耗状态下进行。当CFG1[ADLSMP]=1 时，即长时间采样选择位置位，可以选择长时间采样的范围；当CFG1[ADLSMP]=0 时，即短时间采样选择位置位，可以选择短时间采样的范围。
D3~D2（MODE）—转换模式选择位。选择ADC 采样模式。当SC1[DIFF]=0 时，CFG1[MODE]=00，01，10，11 时，分别为单端8 位，10 位，12 位，16 位转换；当
SC1[DIFF]=1 时，CFG1[MODE]=00，01，10，11 时，分别为带有2 进制补码输出的
9 位，13 位，11 位，16 位差分转换。
D1~D0（ADICLK）—输入时钟选择位。输入时钟源产生内部时钟ADCK。当选
择ADACK 为时钟源时，在转换开始前不要激活。当选择该位的同时又不需要提前开
始转换(CFG2[ADACKEN]=0)时，异步时钟在转换开始时有效，在转换结束时关闭。这种情况下每次时钟源再次有效时，都有一个相关的时钟开始时间延时。当CFG1[ADICLK]=00，01，10，11 时，输入时钟分别对应总线时钟，总线时钟/2，交
替时钟(ALTCLK)，异步时钟
(ADACK)。
28.3.3 ADC配置寄存器2(ADC0_CFG2)
CFG2 寄存器为高速转换选择特定的配置，在长采样模式下选择长时间持续采样。
地址：4003_B000h 基地址+Ch 偏移量=4003_B00Ch
D31~D5（0）—保留位，只读，且各位值为0。
D4（MUXSEL）—ADC 复用选择位。当CFG2[MUXSEL]=0 时，选择ADxxa 通道；当CFG2[MUXSEL]=1 时，选择ADxxb 通道。
D3（ADACKEN）—异步时钟输出使能位。ADACKEN 可以使能异步时钟源，时钟源时钟输出和输入时钟选择的状态无关。根据MCU的配置，其他模块可以使用异步时钟。即使当ADC 处于空闲或者来自不同时钟源的操作正在执行，都可设置该位允许时钟使能。同样，如果ADACK 时钟已经在运行，选择带有异步时钟的简单转换或者第一个连续转换操作的延时就会减少。当CFG2[ADACKEN]=0 时，异步时钟输出禁止；当
CFG2[ADACKEN]=1 时，不管ADC 的状态是什么，异步时钟和输出时钟都有效。
D2（ADHSC）—高速配置位。通过改变转换时序来允许更高速率的转换时钟(两个ADCK 被加进转换时间)。当CFG2[ADHSC]=0 时，选择正常转换时序；当CFG2[ADHSC]=1
时，选择高速转换时序。
D1~D0（ADLSTS）—长采样时间选择位。当选择了长采样时间(SC1[ADLSMP]=1)
时，ADLSTS 选择扩展采样时间中的一个。该特点允许高阻抗输入，可以达到精确采
样或在低阻抗输入时，可以将转换速度最大化。如果不要求高转换率，当持续转换使
能时,更长的采样时间以降低功耗。其中，默认最长采样时间为4 个ADCK 周期。当
CFG1[ADLSTS]=00(额外增加20 个ADCK 周期)，01，10，11 时，12 个ADCK 周
期，6 个ADCK 周期，2 个ADCK 周期，所以总共有24 个，16 个，10 个，6 个ADCK 周期的采样时间。
28.3.4 ADC数据结果寄存器(ADC0_Rn)
数据结果寄存器包含ADC 转换结果，这个结果是通过相应的状态和通道控制寄
存器（SC1A:SC1n）选择产生的。对于每个状态和通道控制寄存器，都有一个相应的
数据结果寄存器。
在无符号右对齐模式下寄存器Rn 中没有被使用的位会被清除，在有符号扩展的
二进制补码模式下会携带最高位(MSB)。例如，当配置成10 位的单端模式时，D[15:10]
会被清除。当配置成11 位的差分模式时，D[15:10]会携带符号位，也就是第10 位扩
展成第15 位。表28-43 描述了数据结果寄存器在不同的模式下的行为。
28-2 数据结果寄存器描述
注意：
S：符号位或者符号位扩展；D：数据(二进制补码显示)
地址：4003_B000h 基地址+10h 偏移量+(4d*i) (i 从0d 到1d)，RA 的地址4003B010h，RA 的地址4003B014h。
D
D
D31~D16（0）—保留位，只读，且各位值为0。
D15~D0（D）—数据结果。
28.3.5 ADC比较值寄存器(ADC0_CVn)
比较值寄存器(CV1 和CV2)包含一个比较值，用于当比较功能使能(SC2[ACFE]=1)时，与转换结果的值做比较。在不同操作模式下，该寄存器与数据结果寄存器一样，由位的位置定义和值的格式组成(扩展的无符号或者二进制补码)。因此比较功能只用于当比较值寄存器的各位与ADC 操作模式一致时使能。
比较值2 寄存器(CV2)仅当比较区域功能使能(SC2[ACFE]=1)时才使用。
地址：4003_B000h 基地址+18h 偏移量+(4d*i) (i 从0d 到4d)，CV1 寄存器的地址4003B018h，CV2 寄存器的地址4003B01Ch。
D
D
D31~D16（0）—保留位，只读，且各位值为0。
D15~D0（CV）—比较值。
28.3.6 ADC状态控制寄存器2(ADC0_SC2)
SC2 寄存器有转换执行，硬件/软件触发选择，比较功能和ADC 模块的参考电压选择等功能。
地址：4003_B000h 基地址+20h 偏移量=4003_B020h
D
D31~D8（0）—保留位，只读，且各位值为 0。
D7（ADACT ）—转换执行位。提示一个转换或者硬件计算均值命令是否正在执行。 当 SC2[ADACT]=1 时，转换正在执行；当 SC2[ADACT]=0 时，转换没有在执行。
D6（ADTRG ）—转换触发选择位。有两种触发方式，当 SC2[ADTRG]=1 时，硬件触发。当 ADHWTSn 输入脉冲结束之后，根据有效的 ADHWT 的输入，转换就会开始执行。当 SC2[ADTRG]=0 时，在这种模式下，写 SC2（ADCH 位不全为 1）启动转换。
D5（ACFE ）—比较功能使能位。当 SC2[ACFE]=0 时，比较功能禁止；当 SC2[ACFE]=1 时，比较功能使能。
D4（ACFGT ）—比较功能大于使能位。基于 SC2[ACREN]的值，配置比较功能检查转换的结果与比较值寄存器转换值的关系。为了使 ACFGT 使能，SC2[ACFE]位必须置位。 当 SC2[ACFGT]=1 时，根据 CV1 和 CV2 寄存器中的值，配置检测到大于等于阈值（在范围之内包含边界，在范围之外包含边界）；当 SC2[ACFGT]=0 时，根据 CV1 和 CV2 寄存器中的值，配置检测到小于阈值（在范围之内不包含边界，范围之外不包含边界）。
D3（ACREN ）—比较功能区域使能位。配置比较功能用于检查被监测的输入转换结果是在区域之内还是区域之外，这个区间的值由比较寄存器 CV1，CV2 决定。ACFE 位必须被置位以保证 ACFGT 有效。SC2[ACFGT]=1 时，区域功能使能。比较值寄存器 CV1
与 CV2 都做比较；当 SC2[ACFGT]=0 时，区域功能禁止。只有比较值 1 寄存器做比较。
D2（DMAEN ）—DMA 使能位。当 SC2[ACREN]=0 时，DMA 禁止；当 SC2[ACREN]=1
时，DMA 使能，同时在ADC 转换完成期间会保持DMA 请求。
D1~D0 （REFSEL）—参考电压选择位。=00：选择芯片的VREFH 和VREFL 两个引脚作为AD 转换的参考电压；=01：可选的参考电压对（外部引脚或者MCU 内部电压源，具体参见MCU“芯片配置”）；=10，11：保留。
28.3.7 ADC状态控制寄存器3(ADC0_SC3)
状态控制寄存器3 控制ADC 模块的校验，持续性转换，和硬件计算均值功能。
地址：4003_B000h 基地址+24 偏移量=4003_B024h
D31~D8（0）—保留位，只读，且各位值为0。
D7（CAL）—校验位。SC3[CAL]置位后，校验开始执行，校验完成后，该位清零。
必须检查SC3[CALF]位来确定校验结果是否正确，因为校验一旦开始，不能被写操作
中断，否则转换结果出错，导致SC3[CALF]位被置位。所以SC3[CAL]=1 时，可以取
消当
前的任何转换。
D6（CALF）—校验失败标志位。CALF 会显示校验过程的结果。当ADTRG=1 时，表示校验过程失败，此时任何寄存器都可以进行写操作，或者在校验过程完成之后有停止模式进入。对CALF 写1，可以清除该位。
D5~D4（0）—保留位，只读，且各位值为0。
D3（ADCO）—持续转换使能位。当SC3[ADCO]=0 时，硬件计算均值功能使能（SC3[A VGE]=1）时，在开始一个转换之后接下来只有一个转换或者一组转换；当
SC3[ADCO]=1 时，硬件计算均值功能使能（SC3[A VGE]=1）时，在开始一个转换之
后接
下来有持续的转换或多组转换。
D2（AVGE）—硬件计算均值使能位。当SC3[A VGE]=0 时，硬件计算均值功能禁止；当SC3[A VGE]=1 时，硬件计算均值功能使能。
D1（A VGS）—硬件计算均值选择位。A VGS 段确定对多少个ADC 转换结果来求平
均值，进而得到ADC 转换的平均值。00~11 分别代表4，8，16，32 个采样均值。
28.3.8 ADC偏移量修正寄存器(ADC0_OFS)
ADC偏移量修正寄存器(偏移量修正寄存器OFS)带有用户选择的或者处理校验偏移量错误的修正值。该寄存器有二进制补码、左对齐、16 位的值。OFS带有用户选择的一个值或者由校验产生的一个偏移量错误修正值1，将AD转换值和OFS的值相减得到的结果存于结果寄存器Rn。如果结果在最大值之上或在最小值之下，就会被强制转换成适合当前模式操作的值。
地址：4003_B000h 基地址+28h 偏移量=4003_B028h
D31~D16（0）—保留位，只读，且各位值为0。
D15~D0（OFS）—偏移量错误修正值。
28.3.9 ADC正向增益寄存器(ADC0_PG)
不论是差分模式的正向输入或单端模式的全体转换，正向增益寄存器带有累加纠错机制。PG 是以16 位实数二进制形式出现，它是一个增益调整因子，在ADPG15 与ADPG14 之间带有小数点。用户必须根据校验过程步骤中描述的值对寄存器进行写操作，否则累加错误定位达不到要求。
地址：4003_B000h 基地址+2Ch 偏移量=4003_B02Ch
1校验时，先采集一部分数据用以获得一个偏移量错误修正值，存于OFS 中，以便后面采集数据的准确性。
D31~D16（0）—保留位，只读，且各位值为0。
D15~D0（PG）—正向增益。
28.3.10 ADC负向增益寄存器(ADC0_MG)
对于差分模式下的负向输入，负向增益寄存器(MG)带有累加纠错机制。在单端模
式下该寄存器无效。MG 是一个以二进制形式存在的16 位实数，它是一个增益调整
因子，在ADMG15 和ADMG14 之间有小数点。用户必须根据校验过程中描述的值
对寄存器进
行写操作，否则累加错误定位达不到要求。
地址：4003_B000h 基地址+30h 偏移量=4003_B030h
D31~D16（0）—保留位，只读，且各位值为0。
D15~D0（MG）—负向增益。
28.3.11 ADC正向增益通用校验值寄存器(ADC0_CLPD)
正向增益通用校验值寄存器(CLPx)含有由校验功能产生的校验信息。这些寄存器包含7 个不同宽度的校验值，分别是：CLP0[5:0，CLP1[6:0]，CLP2[7:0]，CLP3[8:0]，CLP4[9:0]，CLPS[5:0]，和CLPD[5:0]。一旦自校验次序确定(CAL 被清零)，CLPx 自动被置位。校验之后，用户对这些寄存器进行写操作，可能无法满足线性误差规范的要求。
地址：4003_B000h 基地址+34h 偏移量=4003_B034h
D31~D6（0）—保留位，只读，且各位值为0。
D5~D0（CLPD）—校验值。
28.3.12 ADC正向增益通用校验值寄存器(ADC0_CLPS)
更多的信息，请参阅CLPD 寄存器描述。
地址：4003_B000h 基地址+38h 偏移量=4003_B038h
D
D31~D6（0）—保留位，只读，且各位值为0。D5~D0（CLPS）—校验
值。
28.3.13 ADC正向增益通用校验值寄存器(ADC0_CLP4)
更多的信息，请参阅CLPD 寄存器描述。
地址：4003_B000h 基地址+3Ch 偏移量=4003_B03Ch
D31~D10（0）—保留位，只读，且各位值为0。D9~D0（CLP4）—校验值。
28.3.14 ADC正向增益通用校验值寄存器(ADC0_CLP3)
更多的信息，请参阅CLPD 寄存器描述。
地址：4003_B000h 基地址+40h 偏移量=4003_B040h
D31~D9（0）—保留位，只读，且各位值为0。D8~D0（CLP3）—校验值。
28.3.15 ADC正向增益通用校验值寄存器(ADC0_CLP2)
更多的信息，请参阅CLPD 寄存器描述。
地址：4003_B000h 基地址+44h 偏移量=4003_B044h
D31~D8（0）—保留位，只读，且各位值为0。D7~D0（CLP2）—校验
值。
28.3.16 ADC正向增益通用校验值寄存器(ADC0_CLP1)
更多的信息，请参阅CLPD 寄存器描述。
地址：4003_B000h 基地址+48h 偏移量=4003_B048h
D
D31~D7（0）—保留位，只读，且各位值为0。
D6~D0（CLP1）—校验值。
28.3.17 ADC正向增益通用校验值寄存器(ADC0_CLP0)
更多的信息，请参阅CLPD 寄存器描述。
地址：4003_B000h 基地址+4Ch 偏移量=4003_B04Ch
D
D31~D6（0）—保留位，只读，且各位值为0。D5~D0（CLP0）—校验
值。
28.3.18 ADC负向增益通用校验值寄存器(ADC0_CLMD) 负向增益
通用校验值寄存器(CLMx)含有由校验功能产生的校验信息。这些寄存器包含7 个不
同宽度的校验值，分别是：CLM0[5:0，CLM1[6:0]，CLM2[7:0]，CLM3[8:0]，CLM4[9:0]，CLMS[5:0]，和CLMD[5:0]。一旦自校验次序确定(CAL 被清零)，CLPx 自动
被置位。校验之后，用户对这些寄存器进行写操作，可能无法满足线性误差规范的要求。
地址：4003_B000h 基地址+54h 偏移量=4003_B054h
D31~D6（0）—保留位，只读，且各位值为0。D5~D0（CLMD）—校验
值。
参阅CLMD 寄存器描述。
地址：4003_B000h 基地址+58h 偏移量=4003_B058h
D31~D6（0）—保留位，只读，且各位值为0。D5~D0（CLMS）—校验值。
28.3.20 ADC负向增益通用校验值寄存器(ADC0_CLM4)
更多的信息，请参阅CLMD 寄存器描述。
地址：4003_B000h 基地址+5Ch 偏移量=4003_B05Ch
D31~D6（0）—保留位，只读，且各位值为0。
D5~D0（CLMS）—校验值。
飞思卡尔智能汽车设计技术报告
第九届“飞思卡尔”杯全国大学生 智能汽车竞赛 技术报告 学校：武汉科技大学队 伍名称：首安二队参赛 队员：韦天 肖杨吴光星带队 教师：章政 0敏
I
关于技术报告和研究论文使用授权的说明 本人完全了解第九届“飞思卡尔”杯全国大学生智能汽车竞赛关保留、使用技术报告和研究论文的规定，即：参赛作品著作权归参赛者本人，比赛组委会和飞思卡尔半导体公司可以在相关主页上收录并公开参赛作品的设计方案、技术报告以及参赛模型车的视频、图像资料，并将相关内容编纂收录在组委会出版论文集中。 参赛队员签名： 带队教师签名： 日期：
II
目录 第一章引言 (1) 1.1 概述 (1) 1.2 内容分布 (1) 第二章系统总体设计 (2) 2.1 设计概述 (3) 2.2 控制芯片的选择 (3) 2.3 线性 CCD 检测的基本原理 (3) 2.3 系统结极 (5) 第三章机械系统设计 (7) 3.1 底盘加固 (7) 3.2 轮胎处理 (7) 3.3 四轮定位 (8) 3.4 差速器的调整 (12) 3.5 舵机的安装 (13) 3.6 保护杆的安装 (15) 3.7 CCD的安装 (16) 3.8 编码器的安装 (17) 3.9 检测起跑线光电管及加速度计陀螺仪的安装 (18) 第四章硬件系统设计 (19) 4.1 最小系统版 (20) 4.2 电源模块 (21) 4.3 CCD模块 (22) 4.4 驱动桥模块 (23) 4.5 车身姿态检测模块 (24) 4.7 测速模块 (24) 4.8 OLED液晶屏及按键、拨码 (25) 第5章程序设计 (27)
基于嵌入式STM32的飞思卡尔智能车设计
摘
要
飞思卡尔智能车大赛是面向全国大学生举办的应用型比赛， 旨在培养创新精 神、协作精神，提高工程实践能力的科技活动。大赛主要是要求小车自主循迹并 在最短时间内走完整个赛道。针对小车所安装传感器的不同，大赛分为光电组、 电磁组和摄像头组。 本文介绍了本院自动化系第一届大学生智能汽车竟赛的智能车系统。 包括总 体方案设计、机械结构设计、硬件电路设计、软件设计以及系统的调试与分析。 机械结构设计部分主要介绍了对车模的改进，以及舵机随动系统的机械结构。硬 件电路设计部分主要介绍了智能车系统的硬件电路设计， 包括原理图和 PCB 设计 智能车系统的软、 硬件结构及其开发流程。该智能车车模采用学校统一提供的飞 思卡尔车模，系统以 STM32F103C8T6 作为整个系统信息处理和控制命令的核心， 使用激光传感器检测道路信息使小车实现自主循迹的功能
关键字：飞思卡尔智能车STM32F103C8T6
激光传感器
第一章 概述
1.1 专业课程设计题目
基于嵌入式 STM32 的飞思卡尔智能车设计
1.2 专业课程设计的目的与内容
1.2.1 目的 让学生运用所学的计算机、传感器、电子电路、自动控制等知识，在老师的 指导下，结合飞思卡尔智能车的设计独立地开展自动化专业的综合设计与实验， 锻炼学生对实际问题的分析和解决能力，提高工程意识，为以后的毕业设计和今 后从事相关工作打下一定的基础。 1.2.2 内容 本次智能车大赛分为光电组和创新做，我们选择光电组小车完成循迹功能。 该智能车车模采用学校统一提供的飞思卡尔车模， 系统以 STM32F103C8T6 作为整 个系统信息处理和控制命令的核心，我们对系统进行了创造性的优化： 其一， 硬件上采用激光传感器的方案， 软件上采用 keil 开发环境进行调试、 算法、弯道预判。 其二，传感器可以随动跟线，提高了检测范围。 其三，独立设计了控制电路板，充分利用 STM32 单片机现有模块进行编程， 同时拨码开关、状态指示灯等方便了算法调试。
1.3 方案的研讨与制定
1.3.1传感器选择方案 方案一：选用红外管作为赛道信息采集传感器。 由于识别赛道主要是识别黑白两种不同的颜色， 而红外对管恰好就能实现区 分黑白的功能，当红外光照在白色KT板上时，由于赛道的漫反射作用，使得一部 分红外光能反射回来， 让接收管接的输出引脚的电压发生变化，通过采集这个电 压的变化情况来区分红外光点的位置情况，以达到区分赛道与底板的作用。 红外管的优点在于价格便宜，耐用；缺点却用很多：1、红外光线在自然环 境中，无论是室内还是室外均比较常见，就使得其抗干扰能力不强，容易受环境 变化的影响。2、调试不方面，由于红外光是不可见光，调试的时候需要采用比 较麻烦的方法来判断光电的位置。3、由于红外管光线的直线性不好，就使得红 外传感器所能准确的判断的最远距离比较小，也就是通常所说的前瞻不够远。
飞思卡尔K60 DMA 中文手册
/*----------------------------------------------------------------------------------------------------------------------------- 桂林电子科技大学 物联网工程 Editor:JaceLin Date:2014.2.5 -------------------------------------------------------------------------------------------------------------------------------- 一、DMA特性 1）k60有16个DMA通道 二、寄存器 1）控制寄存器：DMA_CR 31-18 reserved 17 CX 取消转移，0正常操作，1取消剩下数据转移 16 ECX 错误取消转移，0正常操作，1取消转移 15-8 reserved 14 EMLM 使能副循环映射 0 禁止，TCDn.word2 为32位 1 使能，TCDn.word被重新定义 6 CLM 持续连接模式，0当副循环结束后，再次激活DMA要通过裁决，1不用裁决 5 HALT 停止DMA操作，0正常模式，1停止DMA操作 4 HOE 错误时停止，0正常操作，1当有错误时HALT=1，也就是DMA停止 3 reserved 2 ERCA 使能循环通道裁决， 1 EDBG 使能调试，写0，调试也用DMA，写1，调试时DMA不可用 0 reserved 2)错误状态寄存器DMA_ES 31 VLD 所有错误状态位逻辑或，0没有错误，1表示至少有1个错误没有清除 30-17 保留 16 ECX 转移被取消0没有被取消的转移，1最后一次记录是被取消的转移 15 保留 14 CPE 通道优先错误，0没有通道优先错误，1有 13-12 保留 11-8 ERRXHN 错误通道位/被取消的位（最多16位） 7 SAE 源地址错误，0没有源地址配置错误，1有错误 6 SOE 源偏移错误，0没有源偏移配置错误，1有偏移配置错误 5 DAE 目标地址错误，0没有错，1有错误 4 DOE 目标偏移错误，0没有错误，1有 3 NCE NBYTES/CITER配置错误，0没有，1有 2 SGE Scatter/Gather配置错误，0没有，1有 1 SBE 源总线错误，0没有错误，1有
飞思卡尔16位单片机MC9S12XS128加密(程序下载不进去,正负极未短路,通电芯片不发烫)后解锁的方法及步骤w
飞思卡尔16位单片机MC9S12XS128加密（程序下载不进去，正负极未短路，通电芯片不发烫）后解锁的方法及步骤 /*****************************************************************************/ *本人用此法成功解救了4块板子【窃喜！】，此说明是本人边操作边截图拼成的，有些是在别的说明上直接截图【有些图本人不会截取，就利用现成的了，不过那也是本人用豆和财富值换来的】，表达不清之处还望见谅，大家将就着看吧！如能有些许帮助，我心甚慰！！！ ————武狂狼2014.4.23 /*****************************************************************************/ 编译软件：CW5.1版本，下载器：飞翔BDMV4.6 【1】，连接好单片机，准备下载程序，单击下载按钮出现以下界面 或 （图1.1） 图 1.1——4中所有弹出窗口均单击“取消”或红色“关闭”按钮依次进入下一界面
（图1.2） （图1.3）
（图1.4） ******************************************************************************* ******************************************************************************* 【2】单击出现如下图所示下拉列表，然后单击 （图2.1） 出现下图（图2.2）对话框，按下面说明操作 （图2.2）
freescale MC9S12P128中文手册
1 Chapter1 Device Overview MC9S12P-Family 1.1介绍 The MC9S12P 系列单片机是经过优化后有着低成本、高性能、低引脚数的汽车专业级单片机产品，该产品倾向于弥补高端16位单片及产品如MC9S12XS和低端8位单片机产品之间的空缺。MC9S12P 主要针对于要求使用CAN 或者LIN/J2602通讯接口的汽车应用产品，典型的应用案例包括车身控制器、乘坐人员检测、车门控制、座椅控制、遥控车门开关信号接收器、智能执行器、车灯模块、智能接线器。 The MC9S12P 系列单片机使用了很多MC9S12XS系列单片机相同的功能，包括片内闪存错误纠正代码（ECC）、一个专为数据诊断或者数据存储的单独的数据闪存模块、高速AD转换器和高频调制锁相环（IPLL）有效改善电磁兼容性能。MC9S12P系列单片机提供的所有16为单片机优点和微处理器效率，同时保持飞思卡尔用户熟悉的8位及16位单片机，低成本，功耗，EMC和高效的代码80针QFP、64针LQFP、40针QFN封装产品，最大限度的与MC9S12尺寸的优点，如同MC9S12XS一样可以无需等待外围设备和内存的状态既可以运行16为带款的寻址，MC9S12P系列单片机主要有XS引脚兼容. I/O口在各种模式下都可以使用，同时具有中断功能的I/O口还可以在停止或等待模式下唤醒。 1.2 芯片特性 表一:提供了MC9S12P家庭成员特征摘要, 1.P或D寄存器擦除或者编程需要最低总线频率为1MHZ
1.2.2 芯片功能 ? S12 CPU 内核 ? 高达128 KB具有ECC功能的片上闪存 ? 4 Kbyte带ECC功能的数据闪存 ? 高达6 Kb片上静态存储器(SRAM) ? 具有内部滤波器的锁相环倍频器(IPLL) ? 4–16 MHz 皮尔斯振荡器 ? 1 MHz内部RC振荡器 ? 定时器(TIM) 具有16位输入捕捉、输出比较、计数器脉冲累加器功能 ? 具有8位6通道的脉冲调制模块(PWM) ? 10通道12位分辨率的逐次逼近AD转换器 ? 1个串行通信外部接口(SPI) ? 1个支持局域网通讯串行通信(SCI) 模块 ?一个多可扩展控制器区域网络(MSCAN) 模块(支持CAN 协议2.0A/B) ?片上电压调节器(VREG) 可对内部供电及内部电压整流 ? 自主周期中断(API) 1.3 模块特征 1.3.1 CPU S12 CPU 是一个高速的16位处理单元: ?全16-bit数据通道提供有效的数学运算和高速的数学执行 ? 包含很多单字节指令，可以有效的利用ROM空间 ? 宽域变址寻址功能： —采用堆栈指针作为所有变址操作的变址寄存器 —除了在自增或自减模式下都可以利用程序计数器作为变址寄存器 —使用A\B\D累加器做累加器偏移 —自动变址，前递增(++a)、前递减(--a)、后递减（a--）、后递增（a++）(by –8 to +8) 1.3.2 带ECC功能的片内闪存 ? 高达128 Kb程序闪存空间 — 32 位数据加7 位ECC (纠错码) 允许单字节纠错和双字节纠错 — 512字节擦出扇区空间 —自动编程和擦除算法 —用户设置读写页面边界 —具有可以防止偶然编程或者擦除的保护结构 ? 4 Kb 数据闪存空间 — 16 位数据加6位纠错码允许单字节和双字节纠错功能 — 256 字节的擦出扇区空间 —自动编程和擦除算法 —用户设置读写页面边界 1.3.3 片内静态存储器
飞思卡尔汽车芯片
飞思卡尔推出业界最强大的汽车动力总成系统微 控制器 2011-10-14 18:05:18 来源：与非网 关键字：飞思卡尔Qorivva MCU 动力总成控制系统 2011年10月12日-德国巴登（2011汽车电子系统展览会）–汽车厂商继续通过新的汽车设计将业界标准提升至新高度，通过交付具有更高燃油经济性和更低排放的汽车满足消费者的期望和政府的法规要求。高性能微控制器（MCU）在环保汽车设计领域扮演着重要角色，飞思卡尔半导体（NYSE:FSL）日前宣布推出强大的多核心汽车MCU系列中的第一款产品，帮助汽车设计者更加轻松地提高引擎效率并降低排放污染。 飞思卡尔新推出的多核心Qorivva 32位MPC5676R MCU在Power Architecture?技术的基础上构建，与上一代单核心MPC5566 MCU相比，性能提高了四倍、内存空间提高了一倍、并提供了更多功能。MPC5676R的多种优势允许全球汽车厂商在单一控制器中融合多种尖端技术，例如直喷、涡轮增压和有线系统全驱动。 飞思卡尔负责汽车MCU业务副总裁Ray Cornyn表示，“飞思卡尔充分了解帮助汽车厂商生产更加环保、燃油效率更高的汽车所需的关键技术及其重要性，长期以来我们一直与汽车行业合作，共同开发可以满足其最新一代设计需求的解决方案。在动力总成领域，我们的目标是生产最强大、最灵活的MCU，它可以同时管理最新引擎的所有复杂控制任务，为设计者提供了降低系统复杂性所需的工具和软件平台。” 90纳米双核心MPC5676R MCU配备了： ? 6 MB片上闪存 ?384 KB片上RAM ?三个高性能增强型时序处理器单元（eTPU）
飞思卡尔MC9S12XS128技术手册翻译AD
飞思卡尔MC9S12XS128技术手册（AD转换部分） 英文资料:飞思卡尔MC9S12XS256RMV1官方技术手册 1.1 XS12系列单片机的特点 XS12系列单片机特点如下： ·16位S12CPU —向上支持S12模糊指令集并去除了其中的MEM, WAV, WAVR, REV, REVW 五条指令； —模块映射地址机制（MMC）； —背景调试模块（BDM）； ·CRG时钟和复位发生器 —COP看门狗； —实时中断； ·标准定时器模块 —8个16位输入捕捉或输出比较通道；； —16位计数器，8位精密与分频功能； —1个16位脉冲累加器； ·周期中断定时器PIT —4具有独立溢出定时的定时器； —溢出定时可选范围在1到2^24总线时钟； —溢出中断和外部触发器； ·多达8个的8位或4个16位PWM通道 —每个通道的周期和占空比有程序决定； —输出方式可以选择左对齐或中心对其； —可编程时钟选择逻辑，且可选频率范围很宽； ·SPI通信模块 —可选择8位或16位数据宽度；
—全双工或半双工通信方式； —收发双向缓冲； —主机或从机模式； —可选择最高有效为先输出或者最低有效位先输出； ·两个SCI串行通信接口 —全双工或半双工模式 ·输入输出端口 —多达91个通用I/O引脚，根据封装方式，有些引脚未被引出； —两个单输入引脚； ·封装形式 —112引脚薄型四边引线扁平封装（LQFP）； —80引脚扁平封装（QFP）； —64引脚LQFP封装； ·工作条件 —全功率模式下单电源供电范围3.15V到5V； —CPU总线频率最大为40MHz —工作温度范围–40 C到125 C 第十章模拟—数字转换 10.1 介绍 ADC12B16C是一个16通道，12位，复用方式输入逐次逼近模拟—数字转换器。 ATD的精度由电器规格决定。 10.1.1 特点 ·可设置8位、10位、12位精度 ·在停止模式下，ATD转换使用内部时钟 ·转换序列结束后自动进入低耗电模式 ·可编程采样时间 ·转化结果可选择左对齐或右对齐
飞思卡尔智能车技术报告
第六届“飞思卡尔”杯全国大学生智能汽车邀请赛技术报告 学校： 队伍名称： 参赛队员： 带队教师：
关于技术报告和研究论文使用授权的说明 本人完全了解第六届“飞思卡尔”杯全国大学生智能汽车邀请赛关保留、使用技术报告和研究论文的规定，即：参赛作品著作权归参赛者本人，比赛组委会和飞思卡尔半导体公司可以在相关主页上收录并公开参赛作品的设计方案、技术报告以及参赛模型车的视频、图像资料，并将相关内容编纂收录在组委会出版论文集中。 参赛队员签名： 带队教师签名： 日期： 摘要 随着现代科技的飞速发展，人们对智能化的要求已越来越高，而智能化在汽车相关产业上的应用最典型的例子就是汽车电子行业，
汽车的电子化程度则被看作是衡量现代汽车水平的重要标志。同时，汽车生产商推出越来越智能的汽车，来满足各种各样的市场需求。本文以第六届全国大学生智能车竞赛为背景，主要介绍了智能车控制系统的机械及硬软件结构和开发流程。 机械硬件方面，采用组委会规定的标准 A 车模，以飞思卡尔半导体公司生产的80管脚16 位单片机MC9S12XS128MAA 为控制核心，其他功能模块进行辅助，包括：摄像头数据采集模块、电源管理模块、电机驱动模块、测速模块以及无线调试模块等，来完成智能车的硬件设计。 软件方面，我们在CodeWarrior IDE 开发环境中进行系统编程，使用增量式PD 算法控制舵机，使用位置式PID 算法控制电机，从而达到控制小车自主行驶的目的。 另外文章对滤波去噪算法，黑线提取算法，起止线识别等也进行了介绍。 关键字：智能车摄像头图像处理简单算法闭环控制无线调试 第一章引言 飞思卡尔公司作为全球最大的汽车电子半导体供应商，一直致力于为汽车电子系统提供全范围应用的单片机、模拟器件和传感器等器件产品和解决方案。飞思卡尔公司在汽车电子的半导体器件市场拥有领先的地位并不断赢得客户的
飞思卡尔单片机优点
常有人问freescale的单片机有什么优点，今天转篇别人写的文章来，可以部分回答这些朋友的问题，但需要说明的是下面这篇文章主要是针对S08,S12这类单片机说的，飞思卡尔处理器远非只是单片机。飞思卡尔（freescale）半导体公司，就是原来的Motorola公司半导体产品部。于2004年从Motorola分离出来，更名为freescale！freescale系列单片机采用哈佛结构和流水线指令结构，在许多领域内都表现出低成本，高性能的的特点，它的体系结构为产品的开发节省了大量时间。此外freescale提供了多种集成模块和总线接口，可以在不同的系统中更灵活的发挥作用！所有单片机都具有的功能我就不多说了，freescale单片机的特有的特点如下： （1）全系列： 从低端到高端，从8位到32位全系列应有尽有，最近还新推出8位/32位管脚兼容的QE128，可以从8位直接移植到32位,弥补单片机业界8/32 位兼容架构中缺失的一环！ （2）多种系统时钟模块：三种模块，七种工作模式 多种时钟源输入选项，不同的mcu具有不同的时钟产生机制，可以是RC振荡器，外部时钟或晶振，也可以是内部时钟，多数CPU同时具有上述三种模块！可以运行在FEI，FEE，FBI，FBILP，FBE，FBELP，STOP这七种工作模式！ （3）多种通讯模块接口： 与其它系列的单片机不同，freescale单片机几乎在内部集成各种通信接口模块：包括串行通信接口模块SCI，多主I2C总线模块,串行外围接口模块SPI，MSCAN08控制器模块，通用串行总线模块（USB/PS2）！ （4）具有更多的可选模块：某些MCU具有LCD驱动模块，某些MCU带有温度传感器，某些MCU具有超高频发送模块，部分MCu含有同步处理器模块，某写含有同步处理器的MCU 还具有屏幕显示模块OSD，还有少数的MCU具有响铃检测模块RING和双音多频/音调发生器DMG模块！ （5）可靠性高，抗干扰性强 （6）低功耗 也许freescale系列的单片机的功耗没有msp430的低，但是他具有全静态的“等待”和“停止”两种模式，从总体上降低您的功耗！新近推出的几款超低功耗已经与msp430的不相上下！ （7）多种引脚数和封装选择 可以说freescale系列单片机具有的MCU种类是最多的了，有些MCU本身就有几种不同的引脚数和封装形式，这样用户各异根据需要来选择，总有一款适合你的开发的单片机！ 有关于部分人的freescale单片机模块寄存器多,配置困难不容易上手，可以说freescale单片机模块寄存器的确相对多，就拿GPIO来说就有端口数据寄存器、端口数据方向寄存器、端口内部上拉使能寄存器、端口转换率使能寄存器和端口驱动强度选择寄存器5个寄存器，它的寄存器多是为了解决客户对IO端口的高要求和高可靠性要求，如果不考虑这些，您就只需要配置端口数据寄存器、端口数据方向寄存器这两个寄存器，这就和其他的单片机如430和pic 的难易度一样了！ 独有的BDM仿真开发方式和单一引脚用于模态选择和背景通信，HCS08 的开发支持系统包括了背景调试控制器（BDC）和片内调试模块（DBG），BDC提供了一个至目标MCU 的单线调试接口，也就是提供了一个便于在片内FLASH 或其它固定存储器编程的接口.
飞思卡尔mc9s12d64芯片奏乐
//作者：徐成 //单位：湖北汽车工业学院科技学院 //时间：2013-7-25 //芯片：飞思卡尔mc9s12d64 //功能：让蜂鸣器作《生日快乐》 #include
飞思卡尔智能车设计报告
飞思卡尔智能车设计报告
目录 1.摘要 (3) 2.关键字 (3) 3.系统整体功能模块 (3) 4.电源模块设计 (4) 5.驱动电路设计 (4) 6.干簧管设计 (5) 7.传感器模块设计 (6) 8.传感器布局 (6) 9.软件设计 (7) 9.1控制算法 (7) 9.2软件系统实现（流程图） (10) 10.总结 (11) 11.参考文献 (12)
1.摘要 “飞思卡尔”杯全国大学生智能汽车竞赛是由教育部高等自动化专业教学指导分委员会主办的一项以智能汽车为研究对象的创意性科技竞赛，是面向全国大学生的一种具有探索性工程实践活动，是教育部倡导的大学生科技竞赛之一。该竞赛以“立足培养，重在参与，鼓励探索，追求卓越”为指导思想，旨在促进高等学校素质教育，培养大学生的综合知识运用能力、基本工程实践能力和创新意识，激发大学生从事科学研究与探索的兴趣和潜能，倡导理论联系实际、求真务实的学风和团队协作的人文精神，为优秀人才的脱颖而出创造条件。该竞赛以汽车电子为背景，涵盖自动控制、模式识别、传感技术、电子、电气、计算机、机械等多个学科的科技创意性比赛。 本文介绍了飞思卡尔电磁组智能车系统。本智能车系统是以飞思卡尔32 位单片机K60为核心，用电感检测赛道导线激发的电磁信号， AD 采样获得当前传感器在赛道上的位置信息，通过控制舵机来改变车的转向，用增量式PID进行电机控制，用编码器来检测小车的速度，共同完成智能车的控制。 2.关键字 电磁、k60、AD、PID、电机、舵机 3.系统整体功能模块 系统整体功能结构图
4.电源模块设计 电源是一个系统正常工作的基础，电源模块为系统其他各个模块提供所需要的能源保证，因此电源模块的设计至关重要。模型车系统中接受供电的部分包括：传感器模块、单片机模块、电机驱动模块、伺服电机模块等。设计中，除了需要考虑电压范围和电流容量等基本参数外，还要在电源转换效率、噪声、干扰和电路简单等方面进行优化。可靠的电源方案是整个硬件电路稳定可靠运行的基础。 全部硬件电路的电源由7.2V，2A/h的可充电镍镉电池提供。由于电路中的不同电路模块所需要的工作电流容量各不相同，因此电源模块应该包含多个稳压电路，将充电电池电压转换成各个模块所需要的电压。 电源模块由若干相互独立的稳压电源电路组成。在本系统中，除了电机驱动模块的电源是直接取自电池外，其余各模块的工作电压都需要经电源管理芯片来实现。 由于智能车使用7.2V镍镉电池供电，在小车行进过程中电池电压会有所下降，故使用低压差电源管理芯片LM2940。LM2940是一款低压稳压芯片，能提供5V的固定电压输出。LM2940低压差稳压芯片克服了早期稳压芯片的缺点。与其它的稳压芯片一样，LM2940需要外接一个输出电容来保持输出的稳定性。出于稳定性考虑，需要在稳压输出端和地之间接一个47uF低等效电阻的电容器。 舵机的工作电压是6伏，采用的是LM7806。 K60单片机和5110液晶显示器需要3.3伏供电，采用的是LM1117。 5.驱动电路设计 驱动电路采用英飞凌的BTS7960，通态电阻只有16mΩ，驱动电流可达43A，具有过压、过流、过温保护功能，输入PWM频率可达到25KHz，电源电压5.5V--27.5V。BTS7960是半桥驱动，实际使用中要求电机可以正反转，故使用两片接成全桥驱动。如图下图所示。
飞思卡尔智能车简介
智能车制作 F R E E S C A L E 学院：信息工程学院 班级：电气工程及其自动化132 学号：6101113078 姓名：李瑞欣 目录： 1. 整体概述 2．单片机介绍 3．C语言 4．智能车队的三个组 5．我对这门课的建议
一、整体概述 智能车的制作过程包括理论设计、实际制作、整车调试、现场比赛等环节，要求学生组成团队，协同工作。内容涵盖自动控制、模式识别、传感技术、电子、电气、计算机、机械与汽车等多学科多专业。 下面是一个智能车的模块分布： 总的来说智能车有六大模块：信号输入模块、控制输出模块、数据处理模块、信息显示模块、信息发送模块、异常处理模块。 1、信号输入模块： 智能车通过传感器获知赛道上的路况信息（直道，弯道，山坡，障碍物等），同时也通过传感器获取智能车自身的信息（车速，电磁电量等）。这些数据构成了智能车软件系统（大脑）的信息来源，软件系统依靠这些数据，改变智能车的运行状态，保证其在最短的时间内按照规定跑完整个赛道。 2、控制输出模块： 智能车在赛道上依靠转向机构（舵机）和动力机构（电机）来控制运行状态，这也是智能车最主要的模块，这个模块的好坏直接决定了你的比赛成绩。 电机和舵机都是通过PWM控制的，因此我们的软件系统需要根据已有的信息进行分析计算得到一个合适的输出数据（占空比）来控制电机和舵机。 3数据处理模块： 主要是对电感、编码器、干簧管的数据处理。信号输入模块得到的数据非常原始，有杂波。基本上是不能直接用来计算的。因此需要有信号处理模块对采集的数据进行处理，得到可用的数据。 4信息显示模块： 智能车调试过程中，用显示器来显示智能车的部分信息，判断智能车是否正常运行。正式比赛过程中可关闭。主流的显示器有:Nokia 5110 ,OLED模块等，需要进行驱动移植。
飞思卡尔芯片的嵌入式应用
飞思卡尔芯片的嵌入式应用 飞思卡尔（英语：Freescale Semiconductor）是美国的半导体生产厂商。飞思卡尔于2004年由原摩托罗拉的半导体部门组建。飞思卡尔的主要产品为面向嵌入和通讯市场的芯片。其产品包括： 微控制器（Kinetis ARM? MCU、 Qorivva(5xxx)32位Power Architecture MCU、 MAC57Dxxx 32位ARM? MCU、 ColdFire+/ColdFire 32位MCU、 8位MCU、 16位MCU、 数字信号控制器、 MCU编程中心）、 处理器（i.MX ARM?应用处理器 Vybrid ARM?控制器解决方案 QorIQ处理平台 PowerQUICC通信处理器 Power Architecture主处理器 图像识别处理器 加密协处理器 StarCore高性能DSP DSP56K/Symphony DSP）、 模拟技术与电源管理、 射频、 传感器 嵌入式系统的定义：“用于控制、监视或者辅助操作机器和设备的装置（Devices Used to Control，Monitor or Assist the Operation of Equipment，Machinery or Plants）”。 嵌入式系统包括： 1、嵌入式微控制器（16位、8位、以及8位以下的CPU，典型代表就是单片机） 2、嵌入式微处理器（32位，以及32位以上的称为处理器，典型为ARM核的处理器） 3、DSP（Digital Signal Processing，数字信号处理器） 4、SOC（System on Chip，片上系统，就是把所有的模块都做到一块芯片上） 飞思卡尔芯片的嵌入式应用实例： 一、飞思卡尔为未来智能电网开发解决方案： 飞思卡尔不仅提供智能仪表设计所需要的芯片产品，而且提供完美解决方案。 对于公共事业单位如供电厂来说，如何优化配电基础设施，防止可能出现的大面积停电，以及如何有效的为最终用户提供能源服务，都需要智能仪表。 在计量大会上，飞思卡尔展示了其单相电表、PLM（电力线调制）等解决方案，如图所示。
飞思卡尔单片机 MC9S12XS256PB
Freescale Semiconductor Product Brief MC9S12XS256PB Rev. 4, 11-Nov-2008 MC9S12XS-Family Low Cost 16-Bit Microcontroller Family Covers MC9S12XS256, MC9S12XS128 and MC9S12XS64 Introduction The new MC9S12XS-Family of 16-Bit micro controllers is a compatible, reduced version of the MC9S12XE-Family. These families provide an easy approach to develop common platforms from low-end to high-end applications, minimizing the redesign of software and hardware. Targeted at generic automotive applications and slave CAN nodes, some typical examples of these applications are:Body Controllers,Occupant Detection,Door Modules,RKE Receivers,Smart Actuators, Lighting Modules and Smart Junction Boxes amongst many others.For space-constrained applications, these products are also available in die format. The MC9S12XS-Family retains many of the features of the S12XE-Family including Error Correction Code (ECC) on Flash memory, a separate Data-Flash Module for code or data storage, a Frequency Modulated Locked Loop (IPLL) that improves the EMC performance and a fast ATD converter. MC9S12XS-Family will deliver 32-Bit performance with all the advantages and efficiencies of a 16-Bit MCU.It will retain the low cost,power consumption,EMC and code-size efficiency advantages currently enjoyed by users of Freescale’s existing16-Bit MC9S12and S12X MCU families.Like members of other S12X families,the MC9S12XS-Family will run16-Bit wide accesses without wait states for all peripherals and memories.
MC9S08AC16数据手册(中文)
MC9S08AC16 参考手册 苏州大学飞思卡尔嵌入式系统研发中心翻译 https://www.360docs.net/doc/ac2408846.html, 2009年11月
MC9S08AC16系列特点 MC9S08AC16系列特点 z消费&工业 MC9S08AC16 MC9S08AC8 z汽车 MC9S08AW16A MC9S08AW8A 8位HCS08中央处理单元（CPU） z40-MHz HCS08CPU(中央处理单元) z20-MHz内部总线频率 z HC08指令集，增加了BGND指令 z背景调试系统 z在线调试（in-circuit debugging）期间可以设置单个断点（在片上调试模式时可以在增加两个断点） z调试模式包括2个比较仪和9个触发器模式。8个FIFO来存储流控制地址和事件数据。调试模式支持标签和强制断点 z支持高达32个中断/复位源 存储器选项 z高达16KB的片上在线可编程FLASH存储器，有块保护和安全选项 z高达1KB的片上RAM 时钟源选项 z时钟源选项包括晶体，蜂鸣器，外部时钟，或能够NVM调整的精确的内部集成时钟 系统保护 z可选的系统正常操作（COP）复位，使用独立的内部时钟源或总线时钟运行 z低压检测复位或中断 z非法操作符检测复位 z非法地址检测复位 省电模式 z增加了两种停止模式 外部设备 z ADC-8通道，10位AD转换器，包含自动比较功能 z SCI-两个串行通信接口模块，可选的13位停止符 z SPI-串行外设接口模块 z IIC-内部集成电路总线模块，可以工作在100kps的最大总线负载上，减少负载将会允许更高
的波特率 z定时器-3个16位定时器/脉宽调制（TPM）模块-2个2通道和1个4通道；每个定时器在每个通道上都有可选的输入捕捉，输出比较，PWM。每个定时器在每个通道上都可以配置为带缓冲，中心PWM（CPWM） z KBI-7引脚键盘中断模块 输入/输出 z高达38个通用输入/输出（I/O）引脚 z输入时，每个端口都有软件选择的上拉电阻 z输出时，每个端口都有软件选择的转换速率控制 z输出时，每个端口都有软件选择的驱动强度 z主机复位引脚和上电复位（POR） z RESET，IRQ，BKGD/MS引脚在内部上拉以减小系统消耗 封装选择 z48引脚QFN z44引脚LQFP z32引脚LQFP
飞思卡尔i.MX51芯片
Specifications:
? ? ? ? ?
i.MX51 Applications Processor
Cortex A8, up to 1GHz 65nm, LP/GP 0.7-1.1V 12x12 0.4mm 19x19 0.8mm -20 to 70C -40 to 85C
System Control Secure JTAG Power Mgmt PLL x 3 Clock Reset Timers Timer x3 PWM x2 Watch Dog x2 Memory ROM 32KB RAM 96KB Security Sahara v4 Trust Zone RTIC MIPI DSI/CSI HD720 TV-Out Imaging Processing Unit Keypad Image Signal Processor Resizing & Blending Inversion / Rotation Image Enhancement Camera Ethernet Ext Memory I/F mDDR 200 MHz DDR2 200 MHz Vector Floating Point Unit Multimedia OpenGL ES 2.0 + VG1.1 HW Video Codecs
CPU: Process: Core Voltage: Package: Temp Range:
i.MX51
CPU Platform Cortex A8 32KB 32KB 256KB i-cache d-cache L2-cache Neon ETM
Connectivity Fast IrDA HS MMC/SDIO x4 CSPI HS x2 / LS x1 UART x3 HS I2C x1 I2C x2 MIPI SLIMBUS SSI/I2S x3 1-Wire ATA-6 USB OTG HS+PHY USB HS x3 SPDIF Tx GPIO
Key i.MX51 Features and Advantages
?
High performance CPU: Cortex A8
Advanced speech and navigation
?
Low power multimedia
Audio playback <12mW HD720 playback <155 mW
?
Delivers rich graphics and UI in HW
OpenGL ES 2.0 3D accelerator (AMD Z430) OpenVG 1.1 graphics accelerator (AMD Z160) Neon Vector floating point co-processor Dual display up to WXGA
?
Drives high resolution video in HW
Multi-format D1 video encode Multi-format HD720 video decode
?
Mixed signal integration - HD720 TV out and high speed USB with embedded Phy
Availability:
? ?
Sample: Production:
Now 2Q 2009/
SCC v2 SRTC
eFUSES
Smart DMA
Freescale Confidential Proprietary – NDA Required
Freescale? and the Freescale logo are trademarks of Freescale Semiconductor, Inc. All other product or service names are the property of their respective owners. ? Freescale Semiconductor, Inc. 2006.
TM
飞思卡尔9S12G系列单片机中文简介
飞思卡尔9S12系列单片机中文简介 1.1介绍 MC9S12G系列是一个专注于低功耗、高性能、低引脚数量的高效汽车级16位微控制器产品。这个系列是桥连8位高端微机和16位高性能微机，像MC9S12XS系列。MC9S12G系列是为了满足通用汽车CAN或LIN/J2602通信应用。这些应用的典型例子包括body controllers, occupant detection, doormodules, seat controllers, RKE receivers, smart actuators, lighting modules, and smart junction boxes. MC9S12G系列使用了许多MC9S12XS系列和MC9S12P系列里面的相同特性，包括在闪存（flash memory）上的纠错指令（ECC），一个快速A/D转换器（ADC）和一个为了改善电磁兼容性（EMC）性能的频率调制相位锁存循环(IPLL). MC9S12G系列是高效的对较低的程序存储器至16K。为了简化顾客使用它，特制了一个4字节可擦除扇区的EEPROM。 MC9S12G系列传送所有16位单片机的优势和效率，定位于低成本，低功耗，EMC，现行代码尺寸效率优势被现存8位和16位单片机系列的使用者所分享。像MC9S12XS系列，MC9S12G 系列运行16位位宽的访问对所有的周期和存储器状态都不用等待。 MC9S12G系列可得到的封装有100-pin LQFP, 64-pin LQFP, 48-pinLQFP/QFN, 32-pin LQFP and 20-pin TSSOP，特别是对较少引脚的封装发挥出最大的功能。此外，在每个模块中可得到的Ｉ／Ｏ口，进一步的可用于中断的Ｉ／Ｏ口允许从停止或等待模式中唤醒。 1.2特点 这部分说明了MC9S12G系列的关键特性。 1.2.1MC9S12G系列比较 表1-1提供了MC9S12G系列不同型号特点的概要。这个微机系统提供了一个明确的功能范围信息。 表1-1 MC9S12G系列概述