实验一-计算机组成原理算术逻辑运算实验

实验一算术逻辑运算实验

一．实验目的：

（1）了解运算器的组成结构。

（2）掌握运算器的工作原理。

（3）学习运算器的设计方法。

（4）掌握简单运算器的数据传送通路。

（5）验证运算功能发生器74LS181的组合功能。

二．实验设备：

TDN-CM+或TDN-CM++教学实验系统一套。

三．实验原理：

实验中所用的运算器数据通路图如图2-6-1。图中所示的是由两片74LS181芯片以并/串形式构成的8位字长的运算器。右方为低4位运算器芯片，左方为高4位运算器芯片。低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位运算中。低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S0~S3和M各自相连，其控制电平按表2.6-1。

为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273实现）来锁存数据。要将内总线上的数据锁存到DR1或DR2中，则锁存器74LS273的控制端LDDR1或LDDR2须为高电平。当T4脉冲来到的时候，总线上的数据就被锁存进DR1或DR2中了。

为控制运算器向内总线上输出运算结果，在其输出连接了一个三态门（用74LS245实现）。若要将运算结果输出到总线上，则要将三态门74LS245的控制端ALU-B置低电平。否则输出高阻态。

图2.6-1 运算器通路图

数据输入单元（实验板上印有INPUT DEVICE）用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。

总线数据显示灯（在BUS UNIT单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4为脉冲信号，其他均为电平信号。

由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4接至“STATE UNIT”单元中的微动开关KK2的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。

S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号则使用“SWITCH UNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。

对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。

四．实验步骤：

1、按图2.6-2连接实验电路并检查无误。图中将用户需要连接的信号线用小圆圈标明（其它实验相同，不再说明）。

2、开电源开关。

3、用输入开关向暂存器DR1置数。

○1拨动输入开关形成二进制数01100101（或其它数值）。（数据显示灯亮为0，灭为1）。

○2使SWITCH UNIT单元中的开关SW-B=0（打开数据输入三态门）、ALU-B=1（关闭ALU输出三态门）、LDDR1=1、LDDR2=0。

○3按动微动开关KK2，则将二进制数01100101置入DR1中。

4、用输入开关向暂存器DR2置数。

○1拨动输入开关形成二进制数10100111（或其它数值）。

○2使SW-B=0、ALU-B=1保持不变，改变LDDR1、LDDR2，使LDDR1=0、LDDR2=1。

○3按动微动开关KK2，则将二进制数10100111置入DR2中。

5、检验DR1和DR2中存的数是否正确。

○1关闭数据输入三态门（SW-B=1），打开ALU输出三态门（ALU-B=0），并使LDDR1=0、LDDR2=0，关闭寄存器。

○2置S3、S2、S1、S0、M为11111，总线显示灯则显示DR1中的数。

○3置S3、S2、S1、S0、M为10101，总线显示灯则显示DR2中的数。

6、改变运算器的功能设置，观察运算器的输出。

○1SW-B=1，ALU-B=0，保持不变。

○2按表2-2置S3、S2、S1、S0、M、Cn的数值，并观察总线显示灯显示的结果。

例如：置S3、S2、S1、S0、M为100101，运算器作加法运算。

置S3、S2、S1、S0、M为011000，运算器作减法运算。

7、验证74LS181的算术运算和逻辑运算功能（采用正逻辑）

在给定DR1=65、DR2=47的情况下，改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较、验证。

图2.6-2 算术逻辑实验接线图

表：2.6-1

计算机组成原理运算器实验—算术逻辑运算实验

实验报告、实验名称运算器实验—算术逻辑运算实验、实验目的 1、了解运算器的组成原理。 2、掌握运算器的工作原理。 3、掌握简单运算器的数据传送通路。 4、验证运算功能发生器( 74LS181)的组合功能三、实验设备 TDN-CM++ 计算机组成原理教学实验系统一套，导线若干四、实验原理实验中所用的运算器数据通路如图1-1 所示。其中两片74LSl81以串行方式构成8 位字长的ALU，ALU 的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-R 控制，控制运算器运算的结果能否送往总线，低电平有效。为实现双操作数的运算，ALU 的两个数据输入端分别由二个锁存器DR1、DR2 (由74LS273实现)锁存数据。要将数据总线上的数据锁存到DRl、DR2 中，锁存器的控制端LDDR1 和DDR2必须为高电平，同时由T4 脉冲到来。数据开关“( INPUT DEVICE")用来给出参与运算的数据，经过三态 (74LS245) 后送入数据总线，三态门由SW—B控制，低电平有效。数据显示灯“( BUS UNIT") 已和数据总线相连，用来显示数据总线上的内容。图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4 为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT ”的相应时序信号引出端，因此，在进行实验时，只需将“W ／R UNIT"的T4接至“ STATE UNIT ”的微动开关KK2 的输入端，按动微动开关，即可获得实验所需的单脉冲。 ALU 运算所需的电平控制信号S3、S2、S1、S0 、Cn、M、LDDRl、 LDDR2 、ALU-B 、SW-B均由“ SWITCH UNIT ”中的二进制数据开关来模拟，其中Cn、ALU —B、SW 一 B 为低电平有效LDDR1 、LDDR2 为高电平有效。对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。

《8位算术逻辑运算实验》

3.2 算术逻辑运算部件 1位全加器 n 位并行加法器 ALU 单元乘、除法器运算器 3.2.1 加法单元若：+1101，+1111 两数相加，且分别放入A 、B 两个寄存器。 0 0 1 1 0 1 （补码、双符号位表示） +） 0 0 1 1 1 1 0 1 1 1 0 0 第3位：输入量： Ai(1),Bi(1), C ｉ-1(1) 本位进位 C ｉ ∑ｉ C ｉ-1 A ｉ B ｉ低位进位本位操作数输入、输出量之间的关系式： Σi =（A B i C i-1 (1) C i = A i B i A B i ）C i-1 (2) 根据上式，得出一位全加器的逻辑电路图：根据（1）式得：如果三个输人中1的个数为奇数，则本位和为1，否则为0。根据（2）式得：当本位的两个输入A i 、B i 均为1时，不管低位有无进位C i-1传来，都必然产生进位C i ；若C i-1为1，只要A i 、B i 中有一个为1，也必然产生进位。 i-1 i-1 i i i i （a ）（b ）进位链选择逻辑控制移位器寄存器组选择器

3.3.1 2并行加法器与进位逻辑结构一、串行加法器 1.定义：如果每步只求一位和，将n 位加分成n 步实现，这样的加法器称为串行加法器。 2.组成： 1 个一位全加器 1个移位寄存器：从低到高串行提供操作数相加； 1个寄存器 1个触发器 3.特点：结构简单，速度极慢。二、并行加法器 1.定义：如果用n 位全加器一步实现n 位相加，即n 位同步相加，这样的加法器称为并行加法器。 2.组成： n 位加法器并行加法器串行进位链进位链并行进位链根据（指C i-1 ）输入量提供时间的不同，将进位链分为带串行进位链的并行加法器，带并行进位链的并行加法器。加法器的运算速度不仅与全加器的运算速度有关，更主要的因素是取决于进位传递速度。 3.进位信号的基本逻辑： C i = A i B i +（A i ）C i-1 令Gi= A i B i 进位产生函数 Pi = A i ，进位传递函数 4.串行进位链 (1)定义：各级进位信号直接依赖于低一级的进位信号 (2)关系式： C 1 = G 1 + P 1C 0 C 2 = G 2 + P 2C 1 C 3 = G 3 + P 3C 2 。。。。。。。。。 C n = G n + P n C n-1 (3)结构图：

组成原理实验1 8位算术逻辑运算

淮海工学院计算机工程学院实验报告书课程名：《计算机组成原理》题目：实验一8位算术逻辑运算实验班级：学号：姓名：

1、目的与要求 1）掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2）掌握简单运算器的数据传送通路组成原理。 3）验证算术逻辑运算功能发生器74LSl8l的组合功能。 4）按给定数据，完成实验指导书中的算术／逻辑运算。 2、实验设备 ZYE1601B计算机组成原理教学实验箱一台，排线若干。 3、实验步骤与源程序 l) 按下列步骤连接实验线路，仔细检查无误后，接通电源。 ⑴ ALUBUS连EXJ3； ⑵ ALUO1连BUS1； ⑶ SJ2连UJ2； ⑷跳线器J23上T4连SD； ⑸ LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边（手动方式)； ⑹ AR跳线器拨在左边，同时开关AR拨在“1”电平。 2) 用二进制数码开关KD0～KD7向DR1和DR2寄存器置数。方法：关闭ALU输出三态门（ALUB`=1），开启输入三态门（SWB`=0），输入脉冲T4按手动脉冲发生按钮产生。设置数据开关具体操作步骤图示如下： LDDR1=1 LDDR1=0 说明：LDDR1、LDDR2、ALUB`、SWB`四个信号电平由对应的开关LDDR1、LDDR2、ALUB、SWB 给出，拨在上面为“1”，拨在下面为“0”，电平值由对应的显示灯显示，T4由手动脉冲开关给出。 ⑶检验DR1和DR2中存入的数据是否正确，利用算术逻辑运算功能发生器 74LS181的逻辑功能，即M=1。具体操作为：关闭数据输入三态门SWB`＝1，打开ALU输出三态门ALUB`＝0，当置S3、S2、S1、S0、M为1 1 1 1 1时，总线指示灯显示DR1中的数，而置成1 0 1 0 1时总线指示灯显示DR2中的数。 ⑷验证74LS181的算术运算和逻辑运算功能（采用正逻辑）在给定DR1=35、DR2=48的情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出，填入表2.1.1中，并和理论分析进行比较、验证。。 4、测试数据与实验结果实验数据记录

16位算术逻辑运算实验

16 位算术逻辑运算实验一、实验内容 1、实验原理实验中所用16位运算器数据通路如图3－3所示。其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。

本实验用到6个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块），⑸高8位运算器模块，⑹高8位（扩展）数据总线显示模块。根据实验原理详细接线如下（接线⑴～⑸同实验一）： ⑴ALUBUS连EXJ3； ⑵ALUO1连BUS1； ⑶SJ2连UJ2； ⑷跳线器J23上T4连SD； ⑸LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边（手动方式）； ⑹AR跳线器拨在左边，同时开关AR拨在"1"电平； ⑺ALUBUS`连EXJ2；

dsp实验1-基本算数运算

电子科技大学通信与信息工程学院标准实验报告（实验）课程名称DSP设计与实现电子科技大学教务处制表

电子科技大学实验报告一、实验室名称：DSP 实验室二、实验项目名称：基本算术运算三、实验学时：4 四、实验原理：（1）定点DSP 中数据表示方法 C54X 是16位的定点DSP 。一个16位的二进制数既可以表示一个整数，也可以表示一个小数。当它表示一个整数时，其最低位（D0）表示02，D1位表示12，次高位（D14）表示142。如果表示一个有符号数时，最高位（D15）为符号位，0表示正数，1表示负数。例如，07FFFH 表示最大的正数32767（十进制），而0FFFFH 表示最大的负数-1（负数用2的补码方式显示）。当需要表示小数时，小数点的位置始终在最高位后，而最高位（D15）表示符号位。这样次高位（D14）表示12-，然后是22-，最低位（D0）表示152 -。所以04000H 表示小数0.5，01000H 表示小数125.02 3=-，而0001H 表示16位定点DSP 能表示的最小的小数（有符号）152-=0.8125。在后面的实验中，除非有特别说明，我们指的都是有符号数。在C54X 中，将一个小数用16位定点格式来表示的方法是用152乘以该小数，然后取整。从上面的分析可以看出，在DSP 中一个16进制的数可以表示不同的十进制数，或者是整数，或者是小数（如果表示小数，必定小于1），但仅仅是在做整数乘除或小数乘除时，系统对它们的处理才是有所区别的，而在加减运算时，系统都当成整数来处理。（2）实现16定点加法 C54X 中提供了多条用于加法的指令，如ADD ，ADDC ，ADDM 和ADDS 。其中ADDS 用于无符号数的加法运算，ADDC 用于带进位的加法运算（如32位扩展精度加法），而ADDM

计算机组成原理实验报告材料

福建农林大学计算机与信息学院信息工程类实验报告系：计算机科学与技术专业：计算机科学与技术年级： 09级姓名：张文绮学号： 091150022 实验课程：计算机组成原理实验室号：___田405 实验设备号： 43 实验时间：2010.12.19 指导教师签字：成绩：实验一算术逻辑运算实验 1．实验目的和要求 1. 熟悉简单运算器的数据传送通路； 2. 验证4位运算功能发生器功能(74LS181)的组合功能。 2．实验原理实验中所用到的运算器数据通路如图1-1所示。其中运算器由两片74181

以并/串形式构成8位字长的ALU。运算器的输出经过一个三态门(74245)和数据总线相连，运算器的两个数据输入端分别由两个锁存器(74373)锁存，锁存器的输入连接至数据总线，数据开关INPUT DEVICE用来给出参与运算的数据，并经过一个三态门(74245)和数据总线相连，数据显示灯“BUS UNIT”已和数据总线相连，用来显示数据总线内容。图1-2中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至W/R UNIT的相应时序信号引出端，因此，在进行实验时，只需将W/R UNIT 的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3，S2，S1，S0，Cn，LDDR1，LDDR2，ALU-B，SW-B各电平控制信号用SWITCH UNIT中的二进制数据开关来模拟，其中Cn，ALU-B，SW-B为低电平控制有效，LDDR1，LDDR2为高电平有效。 3．主要仪器设备（实验用的软硬件环境） ZYE1603B计算机组成原理教学实验系统一台，排线若干。 4．操作方法与实验步骤

计算机组成原理实验指导书

实验一8位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2、掌握简单运算器的数据传送通路组成原理。 3、验证算术逻辑运算功能发生器74LSl8l的组合功能。 4、按给定数据，完成实验指导书中的算术／逻辑运算。二、实验内容 1、实验原理实验中所用的运算器数据通路如图1.1所示。其中运算器由两片74LS181以并／串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245 （U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0~D7插座BUSl~6中的任一个相连，内部数据总线通过LZDO～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0~D7插座EXJl～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0~KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0~EXD7，通过数据开关输入的数据由LD0~LD7显示。图1.1中算术逻辑运算功能发生器74LS18l（U3l、U32）的功能控制信号S3、S2、Sl、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LSl8l （U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDRl、LDDR2、ALUB’、SWB’以手动方式用二进制开关LDDRl、LDDR2、ALUB、SWB 来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB’、SWB’为低电平有效，LDDRl、LDDR2为高电平有效。另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线

实验二算术运算实验

实验二算术运算实验一、实验目的 1、掌握MASM for Windows 环境下的汇编语言编程环境使用； 2、掌握汇编语言程序设计的基本流程及汇编语言中的二进制、十六进制、十进制、BCD 码的表示形式； 3、掌握汇编语言对多精度十六进制和十进制的编程方法及运算类指令对各状态标志位的影响及测试方法； 4、掌握无符号数和有符号数运算区别及编程方法; 5、掌握BCD 码调整指令的使用方法二、软硬件实验环境 1、硬件环境：惠普64 位一体化计算机及局域网； 2、软件环境：windows 8，红蜘蛛管理系统，MASM for Windows。三、实验基本原理算术运算实验需要对运行结果进行调试及查看状态字，其相关知识如下。 1) 标志位在debug调试过程中，标志位用特殊符号表示的，其标志名和状态符号的对照表参照表1所示。表1标志名和状态符号的对照表参照表 2) 加减法指令 ADD表示加法指令，ADC表示带进位加法指令，SUB表示减法指令，SBB表示带进位减法指令。 3) 乘除法指令

MUL表示无符号数乘法指令，IMUL表示带符号数乘法指令，DIV表示无符号数除法指令，IDIV 表示带符号数除法指令。 4) 符号位扩展指令 CBW表示从字节扩展到字的指令，CWD表示从字扩展到双字的指令。 5) BCD码的调整指令在进行十进制加减运算时，需要将数据用BCD码表示，还要考虑到是组合BCD码还是非组合BCD码，组合BCD码是用一个字节表示两位十进制数，非组合BCD码是用一个字节表示一位十进制数，对于组合的BCD码加减法运算其结果存放在AL中。组合的BCD码加法调整指令DAA；组合的BCD码减法调整指令DAS；非组合的BCD码加法调整指令AAA；非组合的BCD码减法调整指令AAS；乘法的非组合BCD码调整指令AAM；除法的非组合BCD码调整指令AAD。 8088/8086指令系统提供了实现加、减、乘、除运算指令，可参照表2所示内容。表2数据类型的数据运算表四、实验步骤与内容 1)对于表格中三组无符号数，试编程求这三组数的指定运算结果，并考虑计算结果对标志寄存器中状态标志位的影响： ①实验分析本实验要求简单，仅对指定三组数进行基本运算。只需使用ADD、SUB、MUL、DIV四个运算命令，并以MOV命令作为数值转移的手段即可。运算结果和状态标志的情况可以通过debug调试中的T命令进行逐步查看。需要注意的主要有以下几点： 1.在进行加法和乘法运算时，会出现对高位的进位扩展。因此，在记录结

《计算机组成原理》实验报告---8位算术逻辑运算实验

. '. 计算机专业类课程实验报告课程名称：计算机组成原理学院：信息与软件工程学院专业：软件工程学生姓名：学号：指导教师：日期： 2012 年 12 月 15 日

电子科技大学实验报告一、实验名称：8位算术逻辑运算实验二、实验学时：2 三、实验内容、目的和实验原理：实验目的： 1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。 2.掌握模型机运算器的数据传送通路组成原理。 3.验证74LS181的组合功能。 4.按给定数据，完成实验指导书中的算术／逻辑运算。实验内容：使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。实验原理： 1.运算器由两片74LS181以并/串形式构成8位字长的ALU。

. '. 2.运算器的输出经过一个三态门（74LS245）和数据总线相连。 3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。 4.锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。 5.数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。实验器材（设备、元器件）：模型机运算器四、实验步骤： 1. 仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 6) AR跳线器拨在左边，同时开关AR拨在“1”电平 2. 核对线路，核对正确后接通电源 3. 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。

计算机组成原理实验报告一算术逻辑运算器

算术逻辑运算器一．实验目的与要求试验目的：1、掌握算术运算器单元ALU（74LS181）的工作原理。 2、掌握简单运算器的数据传送通道。 3、验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。 4、能够按给定数据，完成实验指定的算术／逻辑运算。试验要求：按练习的要求输入数据和完成相应的操作，将实验结果填入表格二．实验方案 1、按实验连线图接好线，仔细检查正确与否，无误后才接通电源。 2、用二进制数据开关分别向DR1寄存器和DR2寄存器置数。 3、通过总线输出DR1寄存器和DR2寄存器的内容。 4、比较实验结果和理论值是否一致，如果不一致，就分析原因，然后重做。三．实验结果练习一表1.1.2 练习二表1.1.3

1.实验结果分析 ●实验结果和理论值一致，讲明实验操作过程正确，实验结果准确无误。 2.结论 ●要有理论基础才可以做好实验的每一步，所以，平时一定要学好理论知识。 3.问题与讨论我们这个小组，在做第二个实验时就遇到了很多问题，就是我们我无论输入什么显示灯都不变，然后我们就互相讨论，但是还是没办法解决，后来问了老师才知道我们插错线。 4.实验总结（1）以前没有做过这种实验，所以实验前我做了充分的预习。但预习毕竟不是实际操

作，经常会在想实际情况会是什么样，在实际操作过程中我遇到了不少的困难，例如我做第二个实验时就插错线，幸好在老师的帮助下还加上自己的思考，终于把问题解决掉了。我觉得，实验前老师应该做些示范给我们看，这样我们会学得更快。（2）在做表1.1.4的实验时，不知道怎样查出S3、S2、S1、S0、M、Cn的值，问周围的同学，他们也不知道。因为这个很重要，直接影响到后面的实验，所以请教了老师。经过老师的解释后，我顺利地完成了后面的实验。 5.思考题 1)写出本实验中的各控制端的作用。答：S0 S1 S2 S3（它们共同决定运算器执行哪一种运算）M(决定是算术运算还是逻辑运算). CN(表示有无进位) SW-B(输入三态门控制“INPUT DEVICE”中的八位数据开关D7-D0的数据是否送到数据总线BUS上) ALU-B（输出三态门，控制运算器的运算结果是否送到数据总线BUS）LDDR1 LDDR2 （寄存器，寄存数据） 2)在实验中哪些控制端高电平有效，哪些低电平有效? 答：高电平有效（LDDR1 LDDR2）低电平有效（CN ALU-B SW-B） 3)在实验正常的输入和输出操作中，SW-B和ALU-B为什么不能同时为0的状态? 答：ALU-B SW-B都是低电平有效，如果同时为低电平，这将导致数据一边输入一边输出。 4)DR1置数完成后，为什么要关闭控制端LDDR1? 答：不关闭的话将导致第二次输入的数据存入DR1中，覆盖之前的数据 DR2置数完成后，为什么要关闭控制端LDDR2? 答：不关闭的话，下此操作后的数据将会存入DR2中，覆盖之前的数据 5)在练习三的表1.1.4中，要求每一次的运算结果都要存入DR2寄存器，解释该存入操作中为什么不用SW-B置“0”和ALU-B置“1” 答：因为这时候的数据已经是存在控制器中，不必要再输入，所以不必那样做。 6)“A+B”和”A加B”这两种运算有什么不同，查找表1.1.1，分别写出这两种运算中S3、 S2、S1、S0、M、CN各控制端的状态。答：A+B表示逻辑加11101* A加B表示算术加100101 7)CN是进位控制端，在逻辑运算和算术运算中，它与哪种运算有关？答：算术运算 8)做减法操作DR1减DR2时，与进位CN是否有关？如有关CN是0还是1？答：有关，因为这是算术减。与0有关进位控制运算器 1.实验目的与要求试验目的： 1）、验证带进位控制的算术运算发生器的功能。 2）、按给定的数据完成几种指定的算术运算。二、实验要求：按练习一和练习二的要求输入数据和完成相应的操作，将实验结果填入表1.2.2和1.2.3. 三. 实验方案

试验二16位算术逻辑运算试验

实验三16位算术逻辑运算实验一、实验目的 1、掌握16位运算器的数据传送通路组成原理。 2、进一步验证算术逻辑运算功能发生器74LS181的组合功能。 3、按要求和给出的数据完成几种指定的算术逻辑运算。二、实验内容 1、实验原理 16位运算器数据通路如图2-1所示，其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。 2、实验接线本实验需用到6个主要模块： ①低8位运算器模块；②数据输入并显示模块；③数据总线显示模块； ④功能开关模块（借用微地址输入模块）；⑤高8位运算器模；， ⑥高8位（扩展）数据总线显示模块。根据实验原理详细接线如下（接线①～⑤同实验一）： ①ALUBUS连EXJ3； ②ALUO1连BUS1； ③SJ2连UJ2； ④跳线器J23上T4连SD； ⑤LDDR1、LDDR2、ALUB、SWB四个跳线器拨至左侧（手动方式）； ⑥AR跳线器拨至左侧，同时开关AR拨至“1”电平； ⑦ALUBUS`连EXJ2； ⑧ALUO1`连KBUS1；

实验二算术运算类操作实验 (基础与设计)

实验二算术运算类操作实验 (基础与设计）一、实验要求和目的 1、了解汇编语言中的二进制、十六进制、十进制、BCD 码的表示形式； 2、掌握各类运算类指令对各状态标志位的影响及测试方法； 3、熟悉汇编语言二进制多字节加减法基本指令的使用方法； 4、熟悉无符号数和有符号数乘法和除法指令的使用； 5、掌握符号位扩展指令的使用。 6、掌握BCD 码调整指令的使用方法二、软硬件环境 1、硬件环境：计算机系统 windows； 2、软件环境：装有MASM、DEBUG、LINK、等应用程序。三、实验涉及的主要知识本实验主要进行算术运算程序设计和调试，涉及到的知识点包括： 1．加减法处理指令主要有加法指令ADD，带进位加法ADC，减法指令SUB，带进位减法指令SBB。 2．乘除法指令和符号位扩展指令主要有无符号数乘法指令MUL,带符号数乘法指令IMUL,无符号数除法指令DIV,带符号数除法指令IDIV,以及符号位从字节扩展到字的指令CBW 和从字扩展到双字的指令CWD。3．BCD 码的调整指令主要有非压缩的BCD 码加法调整指令DAA，压缩的BCD 码减法调整指令DAS，非压缩的BCD 码加法调整指令AAA，非压缩的BCD 码减法调整指令AAS，乘法的非压缩BCD码调整指令AAM，除法的非压缩BCD 码调整指令AAD。 8088/8086 指令系统提供了实现加、减、乘、除运算的上述基本指令，可对下表所示的数据类型进行数据运算。四、实验内容与步骤 1、对于两组无符号数，087H 和034H,0C2H 和5FH，试编程求这两组数的和差积商，并考虑计算结果对标志寄存器中状态标志位的影响。设计流程：

计算机组成原理实验报告(运算器组成、存储器)

计算机组成原理实验报告一、实验1 Quartus Ⅱ的使用一．实验目的掌握Quartus Ⅱ的基本使用方法。了解74138（3：8）译码器、74244、74273的功能。利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。二．实验任务熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。三．74138、74244、74273的原理图与仿真图 1.74138的原理图与仿真图 74244的原理图与仿真图

1. 4.74273的原理图与仿真图、

实验2 运算器组成实验一、实验目的 1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。 3.验证4位运算器（74181）的组合功能。 4.按给定数据，完成几种指定的算术和逻辑运算。二、实验电路附录中的图示出了本实验所用的运算器数据通路图。8位字长的ALU由2片74181构成。2片74273构成两个操作数寄存器DR1和DR2，用来保存参与运算的数据。DR1接ALU的A数据输入端口，DR2接ALU的B数据输入端口，ALU的数据输出通过三态门74244发送到数据总线BUS7-BUS0上。参与运算的数据可通过一个三态门74244输入到数据总线上，并可送到DR1或DR2暂存。图中尾巴上带粗短线标记的信号都是控制信号。除了T4是脉冲信号外，其他均为电位信号。nC0，nALU-BUS，nSW-BUS均为低电平有效。三、实验任务按所示实验电路，输入原理图，建立.bdf文件。四.实验原理图及仿真图给DR1存入01010101，给DR2存入10101010，然后利用ALU的直通功能，检查DR1、

16位算术逻辑运算实验共5页

16位算术逻辑运算实验、实验内容 1、实验原理实验中所用16位运算器数据通路如图3-3所示。其中运算器由四片74LS181以并/串形成16位字长的ALU构成。低8位运算器的输出经过一个三态门74LS245( U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSDO?D7插座BUS1?6中的任一个相连，低 8位数据总线通过LZD0?LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245 ( U33')到ALUO1'插座，实验时用8芯排线和高8位数据总线BUSD8?D15插座KBUS1或KBUS2相连，高8 位数据总线通过LZD8?LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273( U29、U30、U29'、U30、)锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXDO D7插座EXJ1?EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0?KD7，并经过一三态门74LS245 (U51)直接连至外部数据总线EXD0?EXD7，输入的数据通过LD0?LD7显示。

输入模块），⑸高8位运算器模块，⑹高8位（扩展）数据总线显示模块。根据实验原理详细接线如下（接线⑴?⑸同实验一） ALUBUS 连 EXJ3; ALUO1 连 BUS1; SJ2连 UJ2; 跳线器J23上T4连SD ; LDDR1、LDDR2、ALUB 、SWB 四个跳线器拨在左边（手动方式）； ⑹ AR 跳线器拨在左边，同时开关 AR 拨在"1"电平; 2、实验接线 I- UUCF rN7L-H-3 一 i w 讥弟-丄= …… Bpkb w-1 Sr. iL 軋. 吧 n “H ■■ : U X ““期扣甫 LU ^ — —^1 ■ B ■ H- I ■ J I ■E; K Kppn L Kr 本实验用到6个主要模块: ⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块, ⑷功能开关模块（借用微地址竺誥壬巨

计算机组成原理--实验二算术逻辑运算实验

实验二算术逻辑运算实验一、实验目的（1）了解运算器芯片（74LS181）的逻辑功能。（2）掌握运算器数据的载入、读取方法，掌握运算器工作模式的设置。（3）观察在不同工作模式下数据运算的规则。二、实验原理 1.运算器芯片（74LS181）的逻辑功能 74LS181是一种数据宽度为4个二进制位的多功能运算器芯片，封装在壳中，封装形式如图2-3所示。 5V A1 B1 A2 B2 A3 B3 Cn4 F3 BO A0 S3 S2 S1 S0 Cn M F0 F1 F2 GND 图 2-3 74LS181封装图主要引脚有：（1）A0—A3：第一组操作数据输入端。（2）B0—B3：第二组操作数据输入端。（3）F0—F3：操作结果数据输入端。（4）F0—F3：操作功能控制端。（5）：低端进位接收端。

（6）：高端进位输出端。（7）M：算数/逻辑功能控制端。芯片的逻辑功能见表2-1.从表中可以看到当控制端S0—S3为1001、M为0、为1时，操作结果数据输出端F0—F3上的数据等于第一组操作数据输入端A0—A3上的数据加第二组操作数据输入端B0—B3上的数据。当S0—S3、M、上控制信号电平不同时，74LS181芯片完成不同功能的逻辑运算操作或算数运算操作。在加法运算操作时，、进位信号低电平有效；减法运算操作时，、借位信号高电平有效；而逻辑运算操作时，、进位信号无意义。 2.运算器实验逻辑电路试验台运算器实验逻辑电路中，两片74LS181芯片构成一个长度为8位的运算器，两片74LS181分别作为第一操作数据寄存器和第二操作数据寄存器，一片74LS254作为操作结果数据输出缓冲器，逻辑结构如图2-4所示。途中算术运算操作时的进位Cy判别进位指示电路；判零Zi和零标志电路指示电路，将在实验三中使用。第一操作数据由B-DA1(BUS TO DATA1)负脉冲控制信号送入名为DA1的第一操作数据寄存器，第二操作数据由B-DA2(BUS TO DATA2)负脉冲控制信号送入名为DA2的第二操作数据寄存器。74LS181的运算结果数据由（ALU TO BUS）低电平控制信号送总线。S0—S3、M芯片模式控制信号同时与两片74LS181的S0—S3、M端相连，保证二者以同一工作模式工作。实验电路的低端进位接收端Ci与低4位74LS181的相连，用于接收外部进位信号。低4为74LS181的与高4位74LS181的上相连，实现高、低4位之间进位信号的传递。高4位之间进位信号的传递。高4位74LS181的送进位Cy判别和进位指示电路。表2-1 74LS181 芯片逻辑功能表

计算机组成原理实验报告算术逻辑运算单元实验

西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：算术逻辑运算单元实验学号：312011*********实验日期：2013-12-15 一、目的 1. 掌握简单运算器的数据传输方式 2. 掌握74LS181的功能和应用二、实验原理（1）ALU单元实验构成 1、结构试验箱上的算术逻辑运算单元上的运算器是由运算器由2片74LS181构成8字长的ALU 单元。 2、2片74LS373作为2个数据锁存器（DR1、DR2），8芯插座ALU-OUT作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。 3、运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。（2）ALU单元的工作原理数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线上的数据打入锁存器DR1。同样，使EDR2为低电平，并且D2CK有上升沿时，把来自数据总线上的数据打入锁存器DR2。算术逻辑运算单元的核心是由2片74LS181构成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；ALU-O为高电平时，74LS244的输出为高阻。

DVCC-C8JH计算机组成原理实验指导书print

计算机组成原理实验指导书李翠玉主编沈阳工业大学 2010年8月

前言计算机组成原理是计算机科学与技术及相关专业的一门专业基础课，是工程性、技术性和实践性都非常强的一门课程，不仅在开展理论教学中讲授计算机的基本组成与工作原理的基础知识的同时，还要重视实践教学环节以训练学生一定的硬件实践动手能力。计算机组成原理实验是利用中大规模集成电路等器件，对组成计算机的各相关部件进行逻辑设计、连线及测试。在实验过程中，通过对各部件的实现原理进行逻辑设计，经过对器件的选择及连线、编译、仿真等工作后，对于设计出的各个部件进行正确性测试。本实验实践环节在课程教学内容基础上提出基础实验和深度更广、综合性更强的设计性实验，要求学生通过基本实验验证运算器的算术逻辑运算、存储器的读写操作和寄存器、存储器、外设之间的数据传送通路等内容。在设计性实验中给出设计要求和设计思路，由学生自行设计和调试，独立完成，加深学生对计算机的组成原理和指令在计算机中运行过程的理解，学生可体验设计一个简单计算机模型的方案、通过微指令、微程序的设计实现计算机的基本功能、不断调试最终达到设计要求的全过程。课程实验环节的目的是帮助学生系统地掌握计算机中的运算器、寄存器、译码电路、存储器、和存储微指令的控制存储器等硬件组成的相关知识，实现知识融会贯通的目的。通过实验使学生在实际操作中加深对计算机硬件组成与设计、指令的调试和运行维护等多方面的技能，同时训练一定的实验动手能力。也使学生系统科学地受到分析问题和解决问题的训练，制定了一些实验项目。本书由李翠玉主编，由于作者水平有限，加之时间紧迫，书中难免有疏漏之处，请广大读者批评指正。作者 2010年8月

算术逻辑运算实验

实验报告实验项目：算术逻辑运算实验(试验一) 课程名称：计算机组成原理姓名：学号同组姓名：学号：实验位置（机号）：实验日期实验1.掌握简单运算器的数据传送通路目的2.验证运算器功能发生器（74LS181）的组合功能 3.验证带进为控制的算术运算器功能发生器（74LS181）的功能 4.按指定的数据完成几种制定的算术运算 5.验证移位控制的组合功能实验YY-Z02计算机组成原理教学实验系统一台，排线若干。设备实验内容1.实验原理（算运算器实验原理图法、程 T4______ ALU-B 序、

_____ _____ 进位CyCn 步骤 299-B 判零_____ M 74LS2 电路CyNCn 和方 S0 99 ALU S1 法） (74LS181) S2 S3 _____I/O-RINPUT Ai =“0”B-DA1DA1 (74LS273)DA2

(74LS273)B-DA2 实验中所用的运算器数据通路图如图1-1所示，算术逻辑实验接线图如图1-2所示。图中所示的是由两片段74LS181芯片以并/串形式构成的8位字长的运算器。右方为低压4位运算芯片，左方为高4位运算芯片。低位芯片的进位输出端C（n+4）与高芯片的进位输入端CN相连，高位芯片的进位输出引至外部。两个芯片的控制端S0~S3和M各自相连。 2.实验步骤 1)算数逻辑运算 i.输入单元置数一 ii.设置I/O-R# = 0 iii.ALU-B# =1 iv.B-DA1 _|￣|_将输入单元的输入数据存入DA1中 v.输入单元置数据二 vi.B-DA2 _|￣|_将数据存入DA2中 vii.设置S 3 -------S 0、M、Cn根据要求按照定义操作设置完成运算viii. ix. x.I/O-R# = 1 ALU-B = 0运算结果送总线 IO-W￣|＿|￣总线数据送显示单元显示数据1.算数逻辑运算

计算机组成原理与系统结构实验教程

实验一算术逻辑运算实验一．实验目的 1．了解运算器的组成结构。 2．掌握运算器的工作原理。 3．学习运算器的设计方法。 4．掌握简单运算器的数据传送通路。 5．验证运算功能发生器74LS181 的组合功能。二．实验设备 TDN-CM+或TDN-CM++教学实验系统一套。三．实验原理实验中所用的运算器数据通路图如图2.6-1。图中所示的是由两片74LS181 芯片以并/串形式构成的8 位字长的运算器。右方为低4 位运算芯片，左方为高4 位运算芯片。低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn 相连，使低4 位运算产生的进位送进高4 位运算中。低位芯片的进位输入端Cn 可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。否则输出高阻态。

2 图2.6-1 运算器通路图数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T4 为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平控制信号则使用“SWITCH UNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B 为低电平有效，LDDR1、 LDDR2 为高电平有效。对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2 工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。四．实验步骤 1．按图2.6-2 连接实验电路并检查无误。图中将用户需要连接的信号线用小圆圈标明（其它实验相同，不再说明）。 2．开电源开关。

实验一基本算术运算

实基本算术运算 1. 实验目的加、减、乘、除是数字信号处理中最基本的算术运算。DSP中提供了大量的指令来实现这些功能。本实验学习使用定点DSP实现16位定点加、减、乘、除运算的基本方法和变成技巧。 2. 实验原理（1）定点DSP中数据表示方法 C54X是16位的定点DSP。一个16位的二进制数既可以表示一个整数，也可以表示一个小数。当它表示一个整数时，其最低位（D0）表示20，D1位表示21，次高位（D14）表示214。如果表示一个有符号数时，最高位（D15）为符号位，0表示正数，1表示负数。例如，07FFFH表示最大的正数32767（十进制），而0FFFFH表示最大的负数-1（负数用2的补码方式显示）。当需要表示小数时，小数点的位置始终在最高位后，而最高位（D15）表示符号位。这样次高位（D14）表示2-1，然后是2-2，最低位（D0）表示2-15。所以04000H表示小数0.5，01000H 表示小数2-3＝0.125，而0001H表示16位定点DSP能表示的最小的小数（有符号）2-15＝0.000030517578125。在后面的实验中，除非有特别说明，我们指的都是有符号数。在C54X中，将一个小数用16位定点格式来表示的方法是用215乘以该小数，然后取整。从上面的分析可以看出，在DSP中一个16进制的数可以表示不同的十进制数，或者是整数，或者是小数（如果表示小数，必定小于1），但仅仅是在做整数乘除或小数乘除时，系统对它们的处理才是有所区别的，而在加减运算时，系统都当成整数来处理。（2）实现16定点加法

C54X中提供了多条用于加法的指令，如ADD,ADDC,ADDM和ADDS。其中ADDS 用于无符号数的加法运算，ADDC用于带进位的加法运算（如32位扩展精度加法），而ADDM专用于立即数的加法。（3）实现16位定点减法 C54X中提供了多条用于减法的指令，如SUB，SUBB，SUBC和SUBS。其中SUBS用于无符号数的减法运算，SUBB用于带进位的减法运算（如32位扩展精度的减法），而SUBC为移位减，DSP中的除法就是用该指令来实现的。（4）实现16定点整数乘法在C54X中提供了大量的乘法运算指令，其结果都是32位，放在A或B寄存器中。乘数在C54X的乘法指令很灵活，可以是T寄存器、立即数、存贮单元和A或B寄存器的高16位。在C54X中，一般对数据的处理都当做有符号数，如果是无符号数乘时，请使用MPYU指令。这是一条专用于无符号数乘法运算的指令，而其它指令都是有符号数的乘法。（5）实现16定点小数乘法在C54X中，小数的乘法与整数乘法基本一致，只是由于两个有符号的小数相乘，其结果的小数点的位置在次高的后面，所以必须左移一位，才能得到正确的结果。C54X中提供了一个状态位FRCT，将其设置为1时，系统自动将乘积结果左移一位。但注意整数乘法时不能这样处理，所以上面的实验一开始便将FRCT清除。两个小数（16位）相乘后结果为32位，如果精度允许的话，可以只存高16位，将低16位丢弃，这样仍可得到16位的结果。（6）实现16定点整数除法在C54X中没有提供专门的除法指令，一般有两种方法来完成除法。一种是用乘法来代替，除以某个数相当于乘以其倒数，所以先求出其倒数，然后相乘。这种方法对于除以常数特别适用。另一种方法是使用SUBC指令，重复16次减法完成除法运算。以temp1/temp2为例，其中变量temp1为被除数，temp2为除数，结果即商存放在变量temp3中。在完成整数除法时，先判断结果的符号。方法是将两数相乘，保存A或B的高16位以便判断结果的符号。然后只做两个正数的除法，最后修正结果的符号。为了实现两个数相除，先将被除数装

实验一-计算机组成原理 算术逻辑运算实验