福州大学微电子卓越班数字集成电路课程设计报告

数字集成电路课程设计

题目：4 bits超前加法进位器的全定制设计姓名：席高照

学号：111000833

学院：物理与信息工程学院

专业：微电子（卓越班）

年级：2010级

指导教师：陈群超（签名）

2013 年 6 月 3 日

目录

第1章概述 (1)

1.1课程设计目的 .................................................. 错误！未定义书签。

1.2课程设计的主要内容 ............................................ 错误！未定义书签。

1.2.1设计题目.................................................. 错误！未定义书签。

1.2.2设计内容.................................................. 错误！未定义书签。第2章功能分析及逻辑分析.. (2)

2.1功能分析 (2)

2.2推荐工作条件 (3)

2.3电性能 (8)

2.4真值表......................................................... 错误！未定义书签。

2.5表达式 (6)

2.6电路图.............................................................. 错误！未定义书签。第3章电路设计与器件参数设计 .. (8)

3.1性能指标：..................................................... 错误！未定义书签。

3.2模块划分 (8)

3.2.1输出级电路设计 (8)

3.2.2内部反相器 (9)

3.2.3内部电路等效 (9)

3.2.4输入级电路 (10)

3.2.5输出缓冲级电路 (10)

3.2.6输入、输出保护电路 (10)

3.3本章小结 (11)

第4章电路模拟与仿真............................................. 错误！未定义书签。

4.1电路搭建 (12)

4.1.1建立新库 (12)

4.1.2建立SCHEMATIC VIEW (13)

4.1.3建立SYMBOL................................................. 错误！未定义书签。

4.1.4建立总体电路SCHEMATIC VIEW (14)

4.1.5建立总体SYMBOL (15)

4.1.6测试电路 (16)

4.2功能仿真 (16)

4.3功耗仿真 (18)

4.4仿真结果分析 (18)

4.5本章小结...................................................................................................................................... 18第5章

版图设计................................................... 错误！未定义书签。

5.1原理 (19)

5.2反相器版图 (19)

5.3输入级 (20)

5.4输出级 (20)

5.5输出缓冲 (20)

5.6异或门 (21)

5.7或非门 (23)

5.8与非门......................................................... 错误！未定义书签。

5.9整体版图 (25)

5.10本章小结 (25)

心得 (26)

参考文献 (27)

附录 (28)

附录174LS283中文资料 (28)

4bit 超前进位加法器的全定制设计

第1章 概 述

1.1 课程设计目的

?

综合应用已掌握的知识 ?

熟悉集成电路设计流程 ?

熟悉集成电路设计主流工具 ?

强化学生的实际动手能力 ?

培养学生的工程意识和系统观念 ? 培养学生的团队协作能力

1.2 课程设计的主要内容

1.2.1 设计题目

4bits 超前进位加法器全定制设计

1.2.2 设计要求

Vdd=1.8V ,V oH=4.6V ,V ol=0.4V

可驱动10个LSTTL 电路（相对于15pf 电容负载）

1r f t t ns ==

/6TLH THL t ns =

()/10PLH PHL i i i t A B C Co ns

→= ()/12PLH PHL i i i i t A B C S ns →=

32,25dis work P mW f MHz <=

1.2.3 设计内容

?

功能分析及逻辑分析 ?

电路设计及器件参数设计 ?

估算功耗与延时 ?

电路模拟与仿真 ? 版图设计

? 版图数据提交及考核，课程设计总结

福州大学数字集成电路课程设计（报告）

第2章功能分析及逻辑分析

2.1功能分析

74283为4为超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。其管脚图如下：

图2-1

74283芯片的引脚功能表：

表2-1 74283引脚功能

4bit超前进位加法器的全定制设计2.2 推荐工作条件

表2-2 SMIC 0.18工艺工作条件

2.3 电特性

表2-3-1 直流工作规格

福州大学数字集成电路课程设计（报告）

4bit超前进位加法器的全定制设计

福州大学数字集成电路课程设计（报告）2.4 真值表

表2-4 真值表

2.5 表达式

定义两个中间变量Gi和Pi：

所以：

进而可得各位进位信号的罗辑表达如下

基于VC++实现单片机和PC机的串行通信2.6 电路图

图2-2

福州大学数字集成电路课程设计（报告）

第3章 电路设计及器件参数设计

3.1性能指标

Vdd=1.8V ,V oH=4.6V ,V ol=0.4V

可驱动10个LSTTL 电路（相对于15pf 电容负载）

1r f t t ns ==

/6TLH THL t ns =

()/10PLH PHL i i i t A B C Co ns

→= ()/12PLH PHL i i i i t A B C S ns →=

32,25dis work P mW f MHz <=

3.2模块划分

根据电路原理，可以将加法器的电路分为五级：输入级、内部反相器、内部逻辑门、输出级和输出缓冲级。

3.2.1输出级电路设计

其中

15L C pF =

VDD=1.8V 联立可求得

Wn=18.7u ≈19u

WP=3.93Wn=73.9u ≈74u

L=0.18u

福州大学本科生毕业设计（论文）

3.2.2内部反相器

其中

? Tr=Tf=1ns ，为负载电容

? 一般来说，内部反相器的负载由三个部分电容构成，分别是：

本级漏极的PN 结电容Cpn

下级的栅电容Cg

连线杂散电容Cs

()(2)PN j jsw C C W B C W B =??+?+

Cj 是单位面积的结电容，Cjsw 是单位长度的周边电容，b 为有源区宽度，这里取0.3um 。

所以 9162.0210 1.070410PN N C W --=?+?

Cg=(Wn+Wp)·L ·Cox= 150.7pF

这里的Wn 和Wp 近似取输出级的Wn 和Wp 的值

一般情况下，连线杂散电容远小于栅电容，故本次设计忽略Cs 的影响

综合上述三部分的电容量，可以得到内部反相器的负载

9132.0210 1.50810L N C W --=?+?

由于tr=tf ，由公式可近似认为

3.93N P N N P u W W W L u L L ??????== ? ? ???????

故

由tr=tf=1ns ，

可得

Wn=0.1887um ，取Wn=0.22um ，则Wp=0.75um

3.2.3内部电路等效

内部逻辑门的设计采用与非门的等效反相器设计，也就是根据晶体管的串并联关系，再根据等效反相器中相应晶体管的尺寸，直接获得与非门的各晶体管的尺寸的方法。

以两输入与非门为例：

? P 管的W/L 的计算

将两输入与非门的两个并联P 管等效为内部反相器的P 管，为保证在只有一个PMOS

福州大学数字集成电路课程设计（报告）

管导通的情况下，仍能获得所需要的上升时间，要求各PMOS 管的宽长比与反相器中的PMOS 管相同，即Wp=0.75um

? N 管的W/L 的计算

考虑到N 管的串联结构，为保持下降时间不变，各N 管的等效电阻必须缩小3倍，也就是它们的宽长比必须是反相器中的管的宽长比的3倍，即Wn=0.66um

同理可得其他门的管子的尺寸。

3.2.4输入级电路

? 提拉管PM1的(W/L)的计算

为了节省面积，同时又能使较快上升，取(W/L)=3，此处的L=0.18um ，即W=0.54um 。 ? CMOS 反相器PM0管(W/L)的计算

这个管的(W/L)可以参考内部反相器的计算过程，这里取(W/L)=0.75um/0.18um 。 ? CMOS 反相器N 管(W/L)的计算

由于要与兼容，而的输出电平在0.2V 到2V 之间，因此要选取反相器的转换电平为

,max ,min

1.12it it it V V V V +==

另外，由半导体器件物理知识可知：

算出 0 5.68P N K K β== 所以 6.24W L ??≈ ???所以 1.13/0.18W um um L ??≈ ???

3.2.5输出缓冲级电路

由于输出级要驱动TTL 电路，故输出级部分要在输出级前加入一级缓冲级电路。 如图所示，将与输出级的异或门和或非门等效为一个反相器，与中间级缓冲级电路计算相类似，可以算得缓冲级N 、P 管的尺寸。

N=(43+92)/(2.5+5)=18

(W/L)n=√18=0.77um/0.18um

(W/L)p=3.93√18=3um/0.18um

3.2.6输入、输出保护电路

因为MOS 器件的栅极有极高的绝缘电阻，当栅极处于浮置状态时，由于某种原因，感应的电荷无法很快地泄放掉。而MOS 器件的栅氧化层极薄，这些感应的电荷使得MOS 器件的栅与衬底之间产生非常高的电场。该电场强度如果超过栅氧化层的集成极限，则发生栅击穿，使MOS 器件失效，因此要设置保护电路。

保护电路，采用标准形式，可从工艺文件中直接调用标准焊盘电路。

福州大学本科生毕业设计（论文）

3.3本章小结

通过本次实验，我了解了集成电路设计时候的电路划分，了解了在不同位置需要有什么样的管子，如输入输出要有保护电路，驱动较大的负载需要设计较大尺寸的管子。同时我还掌握了不同管子的尺寸的计算方法，以及电容的计算方法。

福州大学数字集成电路课程设计（报告）

第4章电路模拟与仿真4.1电路搭建

4.1.1建立新库

图4-1

福州大学本科生毕业设计（论文）4.1.2建立schematic view

图4-2

图4-3

福州大学数字集成电路课程设计（报告）4.1.3建立symbol

图4-4

其它逻辑门电路同样过程建立schematic view和symbol view。

4.1.4建立总体电路schematic view

图4-5

福州大学本科生毕业设计（论文）4.1.5建立总体symbol

图4-6

福州大学数字集成电路课程设计（报告）

4.1.6测试电路

图4-7

4.2功能仿真

图4-8