DDS模块使用说明

DDS

1．模块功能：

DDS模块主要采用AD9850、AD812、125MHz有源晶振等器件，DDS是新一代的信号产生方式，它把一系列数字量形式的信号通过DAC转换成模拟量形式的信息。它的工作方式是利用高速存储器作查询表，然后通过高速DAC产生已经用数字形式存入的波形。与其他频率合成方法相比，DDS具有频率转换时间短、频率分辨率高、输出相位连续、可编程、全数字化仪与集成等突出优点。

本模块原理图见图1。

图 1

2．主要器件：

(1) AD9850：

(a)器件功能：

AD9850是AD公司生产的采用先进的CMOS技术的直接频率合成器，主要由可编程DDS系统、高性能模数变换器（DAC）和高速比较器三部分构成，能实现全数字编程控制的频率合成，并且有时钟产生功能，能产生最高125MHZ 的时钟频率，功耗低。它采用32位的相位累加器将信号截断成14位输入到正弦查询表，查询表的输出再被截断成10位后输入到DAC，DAC再输出两个互补的电流。DAC满量程输出电流通过一个外接电阻REST调节，调节关系为Iset=32/(1.248V/RSET)。

(b) 器件引脚：

AD9850引脚图如图2所示。

D0—D7：8比特数据输入端。这

是一个用于重复输入32比特频率

和8比特相位/控制字的8比特数

据输入端，D7是最高位，它还是

40比特串行数据输入端口。

DGND：数字电路地。

DVDD：数字电路电源。

W_CLK：控制字输入时钟。此时

钟用来控制并行或串行输入频率

/相位控制字。

FQ_UD：频率更新时钟。在此时

钟的上升沿，DDS将刷新已输入

到数据输入寄存器中的频率（或

相位）字，是输入数据寄存器归。

CLKIN：参考时钟输入。

AGND：模拟电路地。

A VDD：模拟电路电源。

Rset：DAC外部电阻Rset连接处。

QOUTB：输出为补充，是比较器的补充输出。图２

QOUT：输出为真。是比较器的真正输出。

RESET：重新设置。

IOUT：DAC的模拟电源输出。

IOUTB：DAC的互补模拟出。

DACBL：DAC基准线。是DAC基准电压参考。

VINP：不转换电平输入。是比较器的同相输入。

VINN：转换电平输入。是比较器的反相输入。

(C)工作原理：

AD9850有40位控制字，32位用于频率控制，5位用于相位控制，1位用于电源休眠控制，2位用于选择工作方式。这40位控制字可通过并行的方式或串行方式输入到AD9850。

并行输入方式（如图3）：

图3 AD9850并行输入工作时序图

在并行装入方式中，通过8位总线D0—D7可将数据输入到寄存器，在重复5次之后再在FQ_UD上升沿把40位数据从输入寄存器装入到频率/相位数据寄存器（更新DDS输出频率和相位），同时把地址指针复位到第一个输入寄存器。接着在W_CLK的上升沿装入8位数据，并把指针指向下一个输入寄存器，连续5个W_CLK上升沿后，W_CLK的边沿就不再起作用，直到复位信号或FQ_UD上升沿把地址指针复位到第一个寄存器。

串行方式（如图4）：

图4 AD9850串行输入工作时序图

在串行输入方式，W_CLK上升沿把25引脚的一位数据串行移入，当移动40位后，用一个FQ_UD脉冲既可更新输出频率和相位。

(2)AD812

(a)器件功能：

AD812是正、负电源供电的双集成运放。它内

部包含两个集成运放，每个运放的输入和输出电压

符号可以相反。

(b) 器件引脚：

AD812引脚图如图５所示。

OUT1：第1个运放的输出端。

-IN1：第1个运放的负输入端。

+IN1：第1个运放的正输入端。图５

V-：接负电源。

-IN2：第2个运放的负输入端。

+IN2：第2个运放的正输入端。

OUT2：第2个运放的输出端。

V+：接正电源。

3.接口说明

开关量模块的PCB图如图６，实物图如图７。

图６

图７

实物图中单片机模块上的外围接口说明如下：

PWR：接电源。

AGND：模拟信号地。

DGND：数字信号地。

RST：重新设置。

WCLK：控制字输入时钟。此时钟用来控制并行或串行输入频率/相位控制字。FQUD：频率更新时钟。在此时钟的上升沿，DDS将刷新已输入到数据输入寄存器中的频率（或相位）字，是输入数据寄存器归。

D0D7：8比特数据输入端。这是一个用于重复输入32比特频率和8比特相位/控制字的8比特数据输入端，D7是最高位，它还是40比特串行数据输入端口。GND：接地。（此模块中数字信号地、模拟信号地和接地连接在一起）

Sqr：输出为真。是比较器的真正输出。