CVBS电路设计

CVBSOUT电路参数设计

1．电路工作原理：

Q1，Q2都工作于放大状态，对交流来说，R8上电压近似0.6V不变，通过的电流也近似不变，所以Q1的C极电流近似等于Q2的B极电流, 设这个交流电流为I0, 则Q2的C极电流为βI0, β在150-300左右, Q2的C极电流大概有一半经过R1,R2, Q1的C 极电流相对于Q2的C极电流很小, 在R1,R2上产生的电压可以暂时忽略, 所以可以近似认为R1,R2的电流都是来自于Q2的C极, 那么R1,R2上的电压就与阻值成正比, 这样一来,对于D点电压VD, 近似认为

VD=(R2+R1)/R1 *VINPUT;

2．静态参数和动态范围的问题：

设供电电压为ＶＣＣ，

1)R8必须存在，如果没有这个电阻，Ｑ1的Ｃ极静态电流会很小，高频信号通过

此管子的时候，管子将不能处于线性放大区，导致频率响应的问题．

2)D点电压VD高电压要低于ＶＣＣ－０．５Ｖ（接近饱和区了），否则高频信号

通过此管子的时候，在ＶＤ的高电压处不能处于线性放大区，导致频率响应的问题．确保起见，设计为小于ＶＣＣ－０．８Ｖ比较安全．

3)D点电压VD低电压要低于ＶＣＣ－２．８Ｖ，确保２Ｖ的动态范围．由于输

出有耦合电容Ｃ，则VD的最低电压不是０V, 而是与D点静态电压VD0成比例（原因见注释），用数学关系表达为

VD＞＝VD0＊（R1+R2）/(R1+R2+R3+Rf)=VDL

4)D点静态电压VD0一般设计成动态范围的中间电压，那就可以大概设计为

VCC-1.8V或再小一点；

5)R8的静态电流几乎全部经过Ｒ１，将产生0.1V的电压，考虑到这一点，Ｑ1

的B极静态电压设计为，

VD0＊R1/(R1+R2)+0.1+0.6V

3．输出耦合电容Ｃ的问题：

1)输出耦合电容Ｃ推荐加上，否则将会导致cvbsout含有直流成分，一方面增加功

耗和Q2的发热，一方面异常的供电有可能导致接收设备出问题（比如冷开机不能复位，烧esd器件等等）；

2)输出耦合电容Ｃ的大小问题，业内以220uF居多，一般地说大于100uF就可以

了，但是如果电性能指标转从cvbsout上测试，则推荐470uF以上，否则会测不准．

注释１：Q1的C极电流影响和Q1,Q2的线性不理想，会导致实际放大倍数比(R2+R1)/R1小，所以可以调整以下R1,R2的大小解决这个问题．

注释２：VD的最低电压不是０V的问题，把相关元件拆开来后，见下面的原理图，

Q2的C极提供给D点的电流设为Id, Id主要部分是从电源经过Q2的EC极下来的电流，设由E->C的方向为正向，则Id>=0, 所以Id的效果会让D点电压升高，在Id=0的时候，D点电压最低。

若电容C的容量很大，C上的电压将近似为直流电压，这个电压是等于D点的静态电压VD0的。这个结论详细的机理如果有疑问，再讨论吧。

在Id=0，Vc= VD0的时候，D点的电压VDL很明显等于

[VD0 / (R1+R2+R3+Rf)] ＊（R1+R2）

考虑到Q1，Q2都工作于放大状态，Id>0，D点的电压将大于这个VDL。

例子1：设VCC=5V，VD0=3.2V, R1=R2=R3=Rf=75，VD>1.6v=VDL,

例子2：设VCC=5V，VD0=3.2V, R1=R2=200, R3=Rf=75，VD>2.3v=VDL, 显然，例2达不到动态范围的要求，让输出信号出问题。

注释3 静态电压VD0与VDL的差值是动态范围的负半区的极限，增加这个差值可以增加动态范围：

VD0-VDL=[VD0 / (R1+R2+R3+Rf)] ＊（R3+Rf）

一般R3=Rf=75, 所以增加VD0和减小R1+R2都可以增加负半区的动态范围。

若发现上文有啥错误或有什么问题，欢迎提出来讨论。