ncverilog
- verilog的语法之一
- 基于脚本和test bench的ncverilog ASIC仿真实例分析
- 西安电子科技大学NCverilog教程
- Cadence 实验系列10_Verilog设计平台_NC-Verilog
- NCveriog安装指南
- Verilog语言良好的代码编写格式
- verilog读写文件
- linux系统下ncverilog的详细命令
- Verilog比较好的一篇教程
- Modelsim NC-Verilog仿真理解
- SDRAM控制器软核的Verilog设计
- NCVerilog_tutorial 中文
- NCverilog教程
- modelsim和NCverilog的区别
- ncverilog入门教程1
- NCVerilog设计秘诀与点评
- verilog相关知识
- ncverilog使用
- cadence_ldv即ncverilog安装方法
- ncverilog
- NC-verilog 仿真教程和实验实例
- Modelsim与NCVerilog仿真理解
- NC-Verilog仿真详解
- Cadence 实验系列10_Verilog设计平台_NC-Verilog
- nc后仿
- Ncverilog使用
- Ncverilog 的一些经验
- 一种SDRAM控制器软核的Verilog设计
- Ncverilog_的一些经验
- Ncverilog 命令使用详解
- Mixed Verilog VHDL simulation with NC(verilog)-Sim
- NC-Verilog仿真技巧
- Cadence® NC-Verilog® Simulator Help
- 非常有用的将参数从verilog传送到c
- Verilog语言详解