arm7
第二篇 ARM7的寄存器
第二篇 ARM7的寄存器用户模式有17个寄存器R0~R15+CPSR,见下图。
R13用于堆栈指针。
R14用于调用子程序,比如:BL <地址>，BL的意思是branch with link（带链接的分支），CPU执行这条指令时会自动将下一条指令的地址放在R14里，以便子程序结束时正确返回，所以子程序最后一条指令可以写成：MOV PC,R14注：写程序是R13和SP等价，R14与LR等价，R15与PC等价。
下面是一个子程序调用程序，运行一下试试（有一个警告说BX LR更好，暂时不管它）AREA ABC,CODE,READONLYCODE32MOV R0,#6MOV R1,#3BL funS B Sfun ADD R2,R0,R1MOV PC,LREND可以看出子程序顺利返回，这和C51的CALL和RET有点像，只不过C51是把断点放在堆栈里。
R15就是PC，因为ARM7采用三级流水线技术，即CPU在执行第一条指令，已经解码第二条指令，取指第三条指令，所以PC的值等于当前指令的地址+8，我们用程序验证一下：AREA ABC,CODE,READONLYCODE32NOP ;什么都不做，但延迟一个指令周期MOV R0,PCNOPNOPNOPNOPS B SEND运行完发现，R0的值是0x0C正好是MOV R0,PC的地址+8。
不要直接看PC中的值下结论，因为以ARM的速度，是看不到这个结果的。
顺便说一句，所有ARM寄存器都是32位宽。
ARM是32位处理器。
CPSR和C51的psw同理，记录cpu的控制和运算结果标志。
见下图。
NZCV标志运算结果，I、F分别是中断和快速中断的使能位：0允许，1禁止，T 标志当前状态：arm或Thumb，此位不可写，如果要状态转换用BX，模式和SPSR 下一篇介绍。
ARM7中文数据手册
ARM7数据手册翻译：aufan序言：ARM7是一种低电压，通用32位RISC微处理器单元，可作一般应用或嵌入到ASIC或CSIC 中，其简洁一流的设计特别适用于电源敏感的应用中。
ARM7的小尺寸使它特别适合集成到比较大的客户芯片中，此芯片中也可以包含RAM,ROM,DSP，逻辑控制和其他代码。
增强特性：ARM7和ARM6有相似性，但增加了以下功能：基于亚微米的制程，增加了速度，减少了电源消耗3V操作，很小的电源消耗，并同5V系统兼容较高的时钟对所以程序执行较快。
特性总结：l32位的RISC结构处理器（包括32位地址线和数据线）；l Little/Big Endian操作模式；l高性能RISC17MIPS sustained@25MHz(25MIPS peak)@3Vl较低的电压损耗0.6mA/MHz@3V fabricated in.8 m CMOS全静态操作l适用于对电源比较敏感的应用中l快速中断响应l适用于实时系统l支持虚拟内存l支持高级语言l简单但功能强大的指令系统应用ARM7适用于那些需要紧凑且功能强大的RISC处理器系统电讯GSM终端控制数据通信协议转换便携式计算机掌上电脑自动控制系统发动机管理单元信息存贮系统存储卡图像处理JOEG控制器目录1.0简介1.1ARM7模块图1.2ARM7功能图2.0信号描述3.0编程模式3.1硬件配置信号3.2操作模式选择3.3寄存器3.4异常3.5复位信号4.0指令系统4.1指令系统总述4.2条件代码4.3分支和分支连接指令4.4数据处理指令4.5PSR传输指令(MRS,MSR)4.6乘法和乘加指令（MUL,MLA）4.7单次数据传输（LDR,STR）4.8数据块传输（LDM,STM）4.9单次数据交换（SWP）4.10软件中断4.11协处理器数据操作（CDP）4.12协处理器数据传输(LDC,STC)4.13协处理器寄存器传输(MRC,MCR)4.14无定义指令4.15举例5.0存储器界面5.1周期类型5.2字节寻址5.3地址时序5.4存储器管理5.5锁操作5.6延续访问时间6.0微处理器接口6.1接口信号6.2数据传输周期6.3寄存器传输周期6.4特权指令6.5幂次访6.6无定义指令7.0指令周期操作7.1分支和分支连接7.2数据操作7.3乘法和乘加7.4加载寄存器7.5存储寄存器7.6加载乘数寄存器7.7存储乘数寄存器7.8数据交换7.9软件中断和故障入口7.10协处理器数据操作7.11协处理器数据传输（从存储器到协处理器）7.12协处理器数据传输（从协处理器到存储器）7.13协处理器寄存器传输（从协处理器加载）7.14协处理器寄存器传输（存储到协处理器）7.15无定义指令和协处理器空缺7.16不可执行的指令7.17指令速度总结8.0DC参数8.1Absolute Maximum Ratings8.2DC操作条件9.0AC参数9.1AC参数注释19.0附录—向下兼容性1.0简介ARM7是32位通用微处理器ARM(Advanced RISC Machines)家族中的一员，具有比较低的电源消耗和良好的性价比，基于（精简指令）RISC结构，指令集和相关的译码机制与微程序控制的复杂指令系统的计算机相比要相对简单，这使得它拥有比较高的指令处理能力和实时中断响应能力。
Arm7应用
• 存储器控制器
• • 总线仲裁 • – 处理来自ARM7和外设数据控制器的请 求 • – 3个1M 字节的片内存储区 • – 一个256M 字节的片内外设区 • • 对齐(alignment)检测 • • 重映射(Remap)命令
• – 低供耗RC 振荡器，3 到20MHz 的片上 振荡器和一个PLL • • 电源管理控制器(PMC) • – 可以通过软件进行电源优化 • – 三个可编程的外部时钟信号 • • 先进的中断控制器(AIC) • 调试单元(DBGU) • • 周期性间隔定时器(PIT) • • 时间窗看门狗(WDT) • • 实时定时器(RTT) • – 时钟来源于片内RC 振荡器
•
随着技术的发展和应用的需求，对嵌入式系统的应用要求 越来越高，传统的系统机应用和嵌入式应用的界限越来越模 糊，以51系列为主的单片机应用越来越不适应这种需求，而 以ARM为内核的32位高档单片机经过数年的发展，价格越来 越低，接近单片机的成本，而性能又高很多，有操作系统支 持,在很多领域已经取代了8位单片机的应用，这也是大势所趋。
ARM7TDMI 处理器综述
ARM7TDMI内核有两个指令集，既可以 执行高性能32位的ARM®指令集，也可 以执行16位的高代码密度Thumb®指令集， 从而可以使用户在高性能和高代码密度 之间进行平衡。基于ARMv4T 冯-诺依曼 结构的RISC 处理器，具有三级流水线， 即指令获取(F) 、解码(D)和执行(E)三个 阶段。运行速度可达55 MHz， 0.9 MIPS/MHz
常见嵌入式系统三件套:ARM 、DSP、FPGA/CPLD….Βιβλιοθήκη ARM 、DSP、FPGA对比
• ARM：是32位单片机，由于结构和计算速度的原因，主要做控制， 目前适合做事务处理或者中低端应用，从中高级工控到简单语音/ 图片（不含视频）处理 。 • DSP：它从16位~32位，内部采用哈佛结构，特别适合数据处理。 其中16位DSp适合中高级工控到简单语音/图片（不含视频）处理； 其中32位DSp适合复杂语音/图片/视频处理 ，综合速度比fpga慢 比arm快，做控制也可以大材小用，在控制方面编程难 不如arm通 用性好 • FPGA：新型FPGA可以用内部乘法器/寄存器/内存块构造软核， 例如构造ARM，则可以实现ARM的功能；若构造成DSP，则可以 实现DSP的功能。不过FPGA的功耗较大，一般情况下构造 ARM/DSP不如专用ARM/DSP方便，成本也高，但是在高速信号 处理时，可以采用并行结构，大大提高处理速度，超过目前最快 的DSP。
stm32与arm7比较(经典)
我觉得ARM7会被STM32取代，STM32偏向不带系统的工业控制，外围设备甚至比ARM7、ARM9更丰富，而ARM7带不了大系统，想带系统至少也要从ARM9开始。
要么直接上ARM9学学系统，要么就顺便学学STM32裸奔，ARM7不上不下没必要去学。
追问stm32有什么好书籍吗？发现资料挺少的回答《ARM微控制器应用设计与实践》个人觉得还是先学习ARM7 ，等学会了之后你自然也就会动的STM32!两者肯定是有区别的，但是这是基本的学习过程。
我也是这样走过来的coretex-m3 是现在企业用的最多的cpu ，是arm7的升级版，我觉得arm7 ---- 微内核------arm9 -----Linux 是做好的学习路径stm32是armv7内核arm7是armv4内核，构架不同。
进阶学习，是选择STM32好还是ARM7，还是ARM9?本人会51，而且做过相应的开发项目，最近想提升自己的能力，但是不知道是选择哪一个为好，是STM32、arm7,arm9,msp430,dsp???没有头绪，请大神指点我建议您选择转向STM32，从开发角度来讲，STM32比51的编程更加简单，厂家的工程代码中提供了很多的库函数来操作GPIO，UART，SPI，AD，TIMER等资源，不需要像51一样去记忆各个特殊寄存器的属性和用途。
STM32是现在市场上性价比非常高的一款ARM产品，使用的是Cortex-M3内核，在同等价位下，其内部资源比51要丰富更多。
STM32同系列的产品，在软件和硬件上兼容性很好，尤其是从PIN脚少的芯片更换为PIN脚多的芯片的时候，代码都无需修改就能直接应用。
基于价格和使用性能的因素，STM32在很多产品中得到广泛应用，市场供货基本没有问题，现货相当充足，目前我们公司95%的产品都是基于STM32的。
如果你想从事嵌入式应用程序的开发，直接上ARM9开发，学习LINUX或安卓去。
如果你想从事嵌入式驱动程序的开发，或者想成为一名博学多才的主管，又或者未来你想成为一名架构师，你需要单片机给你打下硬件基础，那你可以以“低端单片机-高端单片机-低端ARM-高端ARM”来学。
ARM7跟ARM9的区别跟ARM体系结构新
ARM7与ARM9的区别及ARM体系结构一、 ARM7与ARM9的区别新一代的ARM9处理器，通过全新的设计，采用了更多的晶体管，能够达到两倍以上于ARM7处理器的处理能力。
这种处理能力的提高是通过增加时钟频率和减少指令执行周期实现的。
1 时钟频率的提高ARM7处理器采用3级流水线，而ARM9采用5级流水线。
增加的流水线设计提高了时钟频率和并行处理能力。
5级流水线能够将每一个指令处理分配到5个时钟周期内，在每一个时钟周期内同时有5个指令在执行。
在同样的加工工艺下，ARM9TDMI处理器的时钟频率是ARM7TDMI的1．8～2．2倍。
2 指令周期的改进指令周期的改进对于处理器性能的提高有很大的帮助。
性能提高的幅度依赖于代码执行时指令的重叠，这实际上是程序本身的问题。
对于采用最高级的语言，一般来说，性能的提高在30％左右。
2．1 loads 指令矛n stores指令指令周期数的改进最明显的是loads指令和stores指令。
从ARM7到ARM9这两条指令的执行时间减少了30％。
指令周期的减少是由于ARM7和ARM9两种处理器内的两个基本的微处理结构不同所造成的。
(1)ARM9有独立的指令和数据存储器接口，允许处理器同时进行取指和读写数据。
这叫作改进型哈佛结构。
而ARM7只有数据存储器接口，它同时用来取指令和数据访问。
(2)5级流水线引入了独立的存储器和写回流水线，分别用来访问存储器和将结果写回寄存器。
以上两点实现了一个周期完成loads指令和stores指令。
2．2 互锁(interlocks)技术当指令需要的数据因为以前的指令没有执行完而没有准备好就会产生管道互锁。
当管道互锁发生时，硬件会停止这个指令的执行，直到数据准备好为止。
虽然这种技术会增加代码执行时间，但是为初期的设计者提供了巨大的方便。
编译器以及汇编程序员可以通过重新设计代码的顺序或者其他方法来减少管道互锁的数量。
2．3 分枝指令ARM9和ARM7的分枝指令周期是相同的。
ARM7各种指令的周期数
ARM7各种指令的周期数ARM7各种指令的周期数ARM7 具有3 级流水线结构（取指、译码、执行），对大多数指令来说每条流水线的处理都是单周期的，不过某些情况下，取指和执行的周期数会延长，导致流水线进入stall 状态，指令执行时间超过1 个周期。
经过在LPC213x/214x（NXP ARM7TDMI-S）上的试验，得出各类指令的执行周期数如下：1、大部分算术运算和逻辑运算指令都是单周期的（乘法例外）。
2、STR 指令需要增加1 个总线周期。
如果地址位于内部SRAM，则是2 个周期；如果地址位于AHB、VPB 等外设总线上（例如访问外设的寄存器），由于局部总线和外设总线桥接还有额外延时，因此需要再增加一些周期数，在LPC213x/214x 上，当VPB 和主频相同时，需要再增加5 个周期额外延时，即用STR 指令访问外设寄存器需要7 个期。
3、LDR 指令需要增加2 个总线周期。
同理，如果地址位于内部SRAM，则是3 个周期；如果地址在外设总线上，同样需要再增加一些周期数，在LPC213x/214x 上，当VPB 和主频相同时，LDR 指令需要8 个周期。
4、对于一次操作多个寄存器的STM、LDM 类指令，指令周期数与STR、LDR 类似，但每增加一个寄存器需要增加一个总线周期，例如当地址位于内部SRAM、寄存器个数为N 时，执行周期数为1+N （STM）和2+N（LDM）。
5、无条件跳转语句和跳转语句成功跳转，需要重新填充流水线，因此至少需要3 个周期（假设访问程序存储空间是单周期的）。
6、LDR 指令的目标寄存器为R15（PC）时，相当于读总线+跳转，至少需要5 个周期（假设访问程序存储空间是单周期的）。
7、乘法指令根据操作数位数的不同，从2-5 个周期都有可能。
8、对于所有的带条件的指令，如果条件不满足，指令不被执行，都只需要花1 个周期来跳过该指令。
9、实际应用时，还需考虑程序存储器的访问速度（影响流水线取指阶段的周期数）以及Cache。
第二章 ARM处理器基础
C
V
3、保留位
CPSR中和其余位为保留位。
四、ARM的异常处理
1.1 进入/退出异常
1、进入异常
内核刚进入异常状态时，会依次采取以下动作： ① 将原来执行的程序的下一条指令地址保存到链接寄存器（LR）中。 ② 复制CPSR到相应的SPSR进行保存。 ③ 根据发生的异常类型改变CPSR的模式位的值。 ④ 令程序计数器（PC）的值指向异常处理向量所指的下一条指令。 ⑤ 这时也可能设置中断禁能标志，以防止不可估计的异常嵌套发生。
2、大端存储格式（Big 大端存储格式（
Endian） Endian）
字数据的高字节存储在低地址中，而字数据的低字节则存储在高地址中 的存储方式称为大端存储格式 大端存储格式。 大端存储格式
假设一个32位的数据0xA9876543，保存到起始地址为0x0000的存 储空间里，按大端存储格式对数据进行存储。
1、控制位
CPSR的低8位称为控制位。 对各控制位的定义如下: ① T标志位 标志位 该位反映处理器的操作状态。 ② 中断禁止位 I和F是中断禁止位。 ③ 操作模式位 MO，M1，M2，M3和M4（M[4:0]）是模式位，这些位决定了处 理器的操作模式。
2、条件码标志位
在ARM状态下，绝大多数指令都是有条件执行指令；在THUMB状 态下，仅有分支指令是有条件执行指令。 各条件码标志位的具体含义
第二章 ARM处理器基础
一、ARM7处理器概述 二、ARM处理器的数据格式 三、处理器模式与内部寄存器 四、ARM的异常处理 五、本节附录
一、ARM7处理器概述
ARM7TDMI是一个32位的微处理器核， 基于精简指令集（RISC）的 原理设计而成的。处理器的译码结构相对简单；处理器内含集成元件 的门数相对减少，功耗降低。 ARM7微处理器系列特点： 1、32位嵌入式RISC处理器； 2、支持多种低功耗模式； 3、支持片上调试功能，通过JTAG连接； 4、实时中断处理系统； 5、3级指令流水线，具有很高的指令吞吐量。
ARM7、ARM9、ARM11、ARM-Cortex的关系
ARM7、ARM9、ARM11、ARM-Cortex的关系1. ARM7、ARM9、ARM11、ARM-Cortex 的关系ARM7：ARMv4 架构，ARM9：ARMv5 架构，ARM11：ARMv6 架构，ARM-Cortex 系列：ARMv7 架构ARM7 没有MMU(内存管理单元)，只能叫做MCU（微控制器），不能运行诸如Linux、WinCE 等这些现代的多用户多进程操作系统，因为运行这些系统需要MMU，才能给每个用户进程分配进程自己独立的地址空间。
ucOS、ucLinux 这些精简实时的RTOS 不需要MMU，当然可以在ARM7 上运行。
ARM9、ARM11，是嵌入式CPU（处理器），带有MMU，可以运行诸如Linux 等多用户多进程的操作系统，应用场合也不同于ARM7。
到了ARMv7架构的时候开始以Cortex 来命名，并分成Cortex-A、Cortex-R、Cortex-M 三个系列。
三大系列分工明确：A 系列面向尖端的基于虚拟内存的操作系统和用户应用；R 系列针对实时系统；M 系列对微控制器。
简单的说Cortex-A 系列是用于移动领域的CPU，Cortex-R 和Cortex-M 系列是用于实时控制领域的MCU。
所以看上去ARM7 跟Cortex-M 很像，因为他们都是MCU，但确是不同代不同架构的MCU（Cortex-M 比ARM7 高了三代！），所以性能也有很大的差距。
此外，Cortex-M 系列还细分为M0、M3、M4 和超低功耗的M0+，用户依据成本、性能、功耗等因素来选择芯片。
想必楼主现在肯定知道了ARM7、Cortex-M 的区别，不过还是花了点时间整理在此，可以帮助后来的初学者搞明白这些基本的概念性问题2. ARM7，ARM9，cortex-m3,cortex-m4,cortex-a8 的区别arm 系列从arm11 开始，以后的就命名为cortex，并且性能上大幅度提升。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PC, ResetAddr PC, UndefinedAddr PC, SWI_Addr PC, PrefetchAddr PC, DataAbortAddr 0xb9205f80 PC, [PC, #-0xff0] PC, FIQ_Addr
ResetAddr DCD ResetInit UndefinedAddr DCD Undefined SWI_Addr DCD SoftwareInterrupt PrefetchAddr DCD PrefetchAbort DataAbortAddr DCD DataAbort Nouse DCD 0 IRQ_Addr DCD 0 FIQ_Addr D储器重新映射
mem_a加载效果
mem_b加载效果
谢谢大家！
不当之处请批评指正
config.h包含一些类型定义和系统时钟定义。 target.h包含一些特殊定义和开/关IRQ中断、 FIQ中断的声明。
分散加载机制： mem_a.scf适用于片内FLASH发布，对应于生成 目标RelInFLASH，LPC2131的mem_c.scf和 mem_a.scf相同。 mem_c.scf适用于片内FLASH 调试。 mem_b.scf适用于片内RAM调试，对应于生成目 标DebugInRAM
启动代码的流程
•
• • • • • • • • • • • • • • • • • • •
ARM芯片复位后系统进入管理模式、ARM状态、PC(R15)寄存器的值为 0x00000000，所以必须保证用户向量表代码定位在0x00000000处。向量表的 定义位于（startup.s）
AREA vectors,CODE,READONLY ENTRY Reset LDR LDR LDR LDR LDR DCD LDR LDR
ARM7启动代码分析
启动代码的功能一般包括
1. 分配中断向量表 2. 初始化存储器系统 3. 初始化堆栈 4. 初始化有特殊要求的硬件模块 5. 初始化用户程序执行环境 6. 切换处理器的工作模式 7. 调用主应用程序
启动代码的文件组成
Startup.s文件模块
IRQ.S处理流程
Target.c文件模块