数字频率计设计
数字频率计的设计
一：摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法。
频率计主要由四个部分构成：时基（T）电路、输入电路、计数显示电路以及控制电路。
在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。
主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。
在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。
二：关键词周期；频率；数码管，锁存器，计数器，中规模电路，定时器三：概述EDA技术是以大规模可编程逻辑器件为设计载体，以硬件语言为系统逻辑描述的主要方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件设计的电子系统到硬件系统的设计，最终形成集成电子系统或专用集成芯片的一门新技术。
其设计的灵活性使得EDA技术得以快速发展和广泛应用。
以QUARTUSII软件为设计平台，采用VHDL语言实现数字频率计的整体设计。
伴随着集成电路（IC）技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。
EDA的一个重要特征就是使用硬件描述语言（HDL）来完成的设计文件，VHDL语言是经IEEE确认的标准硬件语言，在电子设计领域受到了广泛的接受。
四：软件介绍在本设计中使用的软件有Protel99SE、Quartus II 4.04.1 .1Protel的简介Protel99 SE是Protel公司近几年来致力于Windows平台开发的拳头产品。
数字频率计的设计
数字频率计的设计与制作一设计要求1系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量。
2技术指标要求：2.1被测信号波形：正弦波、三角波和矩形波。
2.2 测量频率范围：1Hz~999Hz2.3测量精度为2Hz。
2.4显示方式：三位十进制显示。
2.5时基电路由555震荡电路产生。
2.6当被测信号的频率超出测量范围时,报警.二整体方案设计一数字频率计的基本原理数字频率计是一种用十进制数字显示频率的数字测量仪器，它的基本功能是测量正弦波信号，方波信号和尖脉冲信号以及其他各种单位时间内变化的物理量，它的用途十分广泛。
本设计主要由多谐振荡器、整形电路、闸门电路、计数器和数字显示几个模块组成。
数字频率计的主要功能是测量周期信号的频率。
频率是单位时间（ 1S ）内信号发生周期变化的次数。
如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
二总方案设计数字频率计整体方案结构方框图输入电路：由于输入的信号可以是正弦波，三角波。
而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。
在整形之前由于不清楚被测信号的强弱的情况。
所以在通过整形之前通过放大衰减处理。
当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。
当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。
计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：控制电路里面要产生计数清零信号和锁存控制信号。
数字频率计的设计
数字频率计的设计频率计是常用的测量仪器，它通过对单位时间内的信号脉冲进行计数，从而测量出信号的频率。
设计一个6位频率计，可以测量1～999 999 Hz 的信号频率。
频率计工作时，先要产生一个计数允许信号即闸门信号，闸门信号的宽度为单位时间，例如1 s 或100 ms 。
在闸门信号有效的时间内对被测信号计数，即为信号频率。
测量过程结束，需要锁存计数值或留出一段时间显示测量值。
下一次测量前，应该对计数器清零。
频率计闸门时序如图所示。
计数允许信号计数清零信号显 示清零计数频率计闸门时序CLK RST ENACOUNT[3..0]OUTY CNT 10A CLK RST ENACOUNT[3..0]OUTY CNT 10A CLK RST ENACOUNT[3..0]OUTY CNT 10A CLK RST ENACOUNT[3..0]OUTY CNT 10A CLK RST ENACOUNT[3..0]OUTY CNT 10A CLK RST ENACOUNT[3..0]OUTY CNT 10ALOADRST_ONTCNT_ENCLK TESTCTLINPUT1 HzV C C FXDIN[3..0]LOAD DOUT[3..0]REG 4BDIN[3..0]LOAD DOUT[3..0]REG 4BDIN[3..0]LOAD DOUT[3..0]REG 4BDIN[3..0]LOAD DOUT[3..0]REG 4BDIN[3..0]LOAD DOUT[3..0]REG 4BDIN[3..0]LOAD DOUT[3..0]REG 4BCLK_SCAN NO1_BCD[3..0]NO2_BCD[3..0]NO3_BCD[3..0]NO4_BCD[3..0]NO5_BCD[3..0]NO6_BCD[3..0]EN SEL[2..0]DOUT[6..0]OUTPUT SCAN6AOUT2OUTPUT OUT1[2..0]OUTPUTOUT0[6..0]INPUT 1 kHz INPUT V C CV C C数字频率计的顶层图测频控制信号发生器(TESTCTL)的程序如下。
课程设计数字频率计
课程设计数字频率计一、课程目标知识目标：1. 理解并掌握数字频率计的基本原理与功能，了解其在实际生活中的应用。
2. 学会使用特定软件或工具进行数字频率计的设计与仿真。
3. 掌握基本的计数、计时方法，并将其应用于数字频率计的搭建。
技能目标：1. 能够运用已学知识，设计并搭建一个简单的数字频率计，培养动手操作能力和问题解决能力。
2. 能够运用逻辑思维，分析并优化数字频率计的设计方案，提高创新意识和团队协作能力。
3. 能够熟练运用相关软件或工具进行数字频率计的仿真实验，提高计算机操作技能。
情感态度价值观目标：1. 培养学生对电子技术的兴趣，激发学习热情，形成积极的学习态度。
2. 培养学生的团队合作精神，学会倾听、交流、分享，增强集体荣誉感。
3. 使学生认识到科技对社会发展的作用，提高社会责任感和使命感。
本课程针对初中年级学生，结合电子技术课程内容，以数字频率计为主题，旨在培养学生的动手操作能力、问题解决能力和创新意识。
在教学过程中，注重理论与实践相结合，让学生在实际操作中掌握知识，提高技能，同时注重情感态度价值观的培养，使学生在学习过程中形成积极向上的人生态度。
通过本课程的学习，学生能够达到上述课程目标，为后续相关知识的学习奠定基础。
二、教学内容1. 理论知识：- 数字频率计的基本原理与功能- 频率的定义及测量方法- 计数器、定时器的工作原理2. 实践操作：- 数字频率计的硬件组成与电路设计- 软件仿真工具的使用方法- 设计并搭建数字频率计的实验步骤3. 教学大纲：- 第一阶段：数字频率计基本原理学习（1课时）- 理解频率概念，掌握频率测量方法- 了解数字频率计的基本原理与功能- 第二阶段：硬件组成与电路设计（2课时）- 学习数字频率计的硬件组成- 掌握计数器、定时器的工作原理- 分析并设计数字频率计电路- 第三阶段：软件仿真与实验操作（2课时）- 学习并掌握软件仿真工具的使用方法- 设计实验方案，搭建数字频率计- 进行仿真实验，验证设计效果4. 教材关联：- 本教学内容与教材中“电子技术基础”、“数字电路设计与应用”等章节相关。
数字频率计设计
目 录引言 (1)1 设计任务及设计要求 (1)1.1设计任务 (1)1.2设计要求 (2)2 设计总体思路 (2)2.1各单元电路设计 (3)2.1.1 TESTCTL模块 (3)2.1.2 CNT10模块 (3)2.1.3 REG32B模块 (4)2.1.4 SELTIME模块 (4)2.1.5 DELED模块 (4)2.2总电路设计 (5)3 设计调试体会与总结 (6)3.1设计调试 (6)3.1.1 管脚锁定 (6)3.1.2 各模块仿真波形图 (7)3.2体会与总结 (9)3.2.1 体会 (9)3.2.2 总结 (9)3.3改进意见 (11)4 实验箱调试现象 (11)4.1待测信号小于1000HZ (11)4.2待测信号频率超过1000HZ低于100KHZ (12)4.3待测信号超出量程 (13)4.4复位清零信号 (14)参考文献 (15)附录：VHDL描述 (16)TESTCTL模块 (16)CNT10模块 (16)REG32B模块 (17)SELTIME模块 (17)DELED模块 (18)引言EDA技术即电子设计自动化技术，它是以可编程逻辑器件（PLD）为载体，以硬件描述语言（VHDL）为主要的描述方式，以EDA软件为主要的开发软件的电子设计过程。
它主要采用“自顶向下”的设计方法，设计流程主要包括：设计输入、综合、仿真、适配、下载。
《EDA课程设计》（注：EDA即电子设计自动化，Electronics Design Automation）是电子技术基础的一部分，随着可编程器件技术的发展，EDA技术已广泛用于电子系统设计开发中，EDA技术已经成为电子信息类专业人员必须掌握的一门技术。
《EDA课程设计》是继《模拟电子技术基础》、《数字电子技术基础》、《电子技术基础》课程后电气、电子灯专业综合性实验训练课程，重在培养学生对VHDL 语言的理解、EDA软件的使用和简单电子电路设计的思想，提高学生动手能力。
数字频率计——精选推荐
毕业设计（论文）任务书课题名称：数字频率计的设计学院（系部）：机电工程系专业：电子信息工程三班学生姓名：学号：＿＿月＿＿日至＿＿月＿＿日共＿＿周指导老师（签字）＿＿＿＿＿＿＿教学院长（签字）＿＿＿＿＿＿＿目录摘要综述第一章引言1.1课题的目的及意义1.2国内外发展现状及研究概况1.3设计的主要技术指标与参数1.4设计的主要内容第三章单元电路设计1.数字频率计原理2.数字频率计的基本原理框图3.数字频率计的基本原理4.数字频率计的设计电路5.放大整形电路6.石英晶体振荡器和分频器7.计数译码显示电路8.控制电路9.数字频率计的电路图10.课程设计的总结与展望1.1课题的目的及意义数字频率计是用数字显示检测先好频率的仪器，是一些科研生产领域不可缺少的脉显仪器，被测信号可以是正弦波，方波，三角波或其他周期性变化的信号，经过改装，可以测量脉冲宽度，精密数字式脉款测量仪，可以测量电容。
如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的脉冲，转速，声音的频率以及产品的计时等等。
因此，数字频率计作为一种基础测量仪器到目前已有30多年的发展史，并且在工业测量中有广泛的应用。
本次设计的四位数显频率计是在基础理论和专业基础上，用十进制数字来显示被测信号频率的测量装置。
通过对其的设计，使我巩固了所学的本专业基础理论、专业知识和基本技能，增强了综合运用所学知识与技术独立分析问题解决问题的能力；对频率计的工作原理、电子仪器的常用设计方法等有比较深入的了解；进而掌握应用计算机进行电子线路设计的基本思想和方法。
1.2国内外发展现状及研究概况当今社会，随着科技的进步，电子技术得到了飞速的发展与应用，数字系统的设计也有了很大的进步，如今运行速度快，在功能更加强大的基础上更加便于使用携带成了发展的方向。
60年代以来，在半导体器件和计算机技术发展的基础上，结合电测技术创造了完全新的数字式仪表。
它在测试方法，原理，仪器结构和操作方法上完全与前面所讲的模式式仪表不同，产生了新型智能化仪表，它具有程序控制，信息存储数据处理和自动检修功能，使数字仪表向高准确度，多功能，高可靠性和低价格方面大大前进了一步。
eda课程设计数字频率计
eda课程设计 数字频率计一、课程目标知识目标：1. 学生能够理解并掌握数字频率计的基本原理，包括频率的概念、测量方法及其在电子工程中的应用。
2. 学生能够运用所学知识，分析并识别EDA（电子设计自动化）软件中与数字频率计相关的元件和模块。
3. 学生能够运用电子元件搭建简单的数字频率计电路，并描述其工作过程。
技能目标：1. 学生能够运用EDA软件进行数字频率计电路的设计、仿真和调试，具备实际操作能力。
2. 学生能够通过小组合作，解决在数字频率计设计过程中遇到的技术问题，提高团队协作和问题解决能力。
情感态度价值观目标：1. 学生能够认识到数字频率计在电子工程领域的重要性和实际应用价值，激发对电子工程的兴趣和热情。
2. 学生在课程学习中，培养严谨的科学态度，注重实验数据的真实性和准确性。
3. 学生通过小组合作，学会尊重他人意见，培养良好的沟通能力和团队精神。
本课程针对高中年级学生，结合电子工程学科特点，强调理论与实践相结合，注重培养学生的动手操作能力和实际应用能力。
课程目标具体、可衡量，旨在帮助学生和教师在课程结束后，能够清晰地了解学生在知识、技能和情感态度价值观方面的预期成果。
同时，将课程目标分解为具体的学习成果，便于后续的教学设计和评估。
二、教学内容本章节教学内容依据课程目标，紧密围绕数字频率计的设计与实现，确保内容的科学性和系统性。
具体教学内容如下：1. 理论知识学习：- 频率概念及其测量方法- 数字频率计的原理与分类- EDA软件的基本操作与使用方法2. 实践操作环节：- 数字频率计电路设计原理- EDA软件中数字频率计电路搭建与仿真- 实际电路搭建与调试3. 教学大纲安排：- 第一课时：介绍频率概念、测量方法及数字频率计的原理与分类，让学生了解课程背景和目标。
- 第二课时：讲解EDA软件的基本操作与使用方法，引导学生学习并掌握软件应用。
- 第三课时：分析数字频率计电路设计原理，指导学生进行电路设计和仿真。
数字频率计课程设计
数字频率计课程设计引言数字频率计是一种用来测量波形信号频率的仪器。
在本次课程设计中，我们将设计并实现一个基于微控制器的数字频率计。
在设计过程中，我们将使用Arduino开发板以及相应的传感器和电路组件。
本文档将介绍该课程设计的目标、设计思路、实现步骤以及预期的结果。
目标本次课程设计的目标是通过设计一个数字频率计来实现以下功能： 1. 测量输入的波形信号的频率。
2. 将测量结果以数字形式在液晶显示屏上显示。
设计思路1.硬件设计：•使用Arduino开发板作为主控制器。
•使用一个脉冲传感器作为输入信号源。
•使用一个液晶显示屏来显示测量结果。
2.软件设计：•使用Arduino编程语言编写程序。
•通过读取脉冲传感器的信号来计算输入信号的频率。
•将计算得到的频率值通过串口传输给液晶显示屏。
实现步骤1.硬件连接：•将脉冲传感器的输出引脚连接到Arduino开发板的数字输入引脚。
•将液晶显示屏的控制引脚连接到Arduino开发板的对应输出引脚。
2.软件编程： ```c // 引入LiquidCrystal库 #include<LiquidCrystal.h>// 定义液晶显示屏的引脚 LiquidCrystal lcd(12, 11, 5, 4, 3, 2);// 定义脉冲传感器的引脚 int pulsePin = 7;// 定义变量存储频率值 float frequency = 0;void setup() { // 初始化液晶显示屏 lcd.begin(16, 2);// 设置脉冲传感器引脚为输入状态 pinMode(pulsePin, INPUT);// 设置波特率为9600 Serial.begin(9600); }void loop() { // 定义变量存储脉冲计数值 int pulseCount = 0;// 计算脉冲计数值 while (pulseCount < 1000) { if (digitalRead(pulsePin) == HIGH) { pulseCount++; delayMicroseconds(100); } }// 计算频率值 frequency = pulseCount / 1000.0;// 在串口上发送频率值 Serial.println(frequency);// 清除液晶屏内容 lcd.clear();// 在液晶屏上显示频率值 lcd.setCursor(0, 0); lcd.print(。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学号XXEDA技术及应用设计说明书数字频率计设计起止日期：2012 年12 月31 日至2013 年 1 月 4 日学生姓名XX班级XX成绩指导教师(签字)计算机与信息工程学院2013年1月4日目录第一章设计任务及要求 (2)1.1设计任务 (2)1.2设计要求 (2)1.2.1整体设计要求 (2)1.2.2测试要求 (2)第二章设计思路 (3)2.1数字频率计的介绍 (3)2.2设计原理 (3)2.2.1频率测量的基本原理 (3)2.2.2数字测频计整体方框图 (3)第三章模块介绍 (5)3.1闸门产生模块 (5)3.1.1闸门模块介绍 (5)3.1.2闸门模块verilog语言程序描述及仿真 (5)3.2计数模块 (6)3.2.1计数模块介绍 (6)3.2.2计数模块verilog语言程序描述及仿真 (6)3.3锁存器模块 (7)3.3.1锁存器模块介绍 (7)3.3.2锁存器模块verilog语言程序描述及仿真 (7)3.4译码模块 (8)3.4.1译码模块介绍 (8)3.4.2译码模块verilog语言程序描述及仿真 (8)3.5扫描显示模块 (9)3.5.1扫描显示模块介绍 (9)3.5.2扫描显示模块verilog语言程序描述及仿真 (10)第四章数字频率计的实现 (11)4.1数字频率计的verilog语言程序描述 (11)4.2设计与调试中遇到的问题与解决方法 (16)4.2.1设计中遇到的问题与解决方法 (16)4.2.2调试中遇到的问题与解决方法 (17)第五章设计总结 (18)第六章参考文献 (19)第一章设计任务及要求1.1设计任务采用测频法设计一个数字显示的数字频率计，被测试的频率可由基准频率分频得到。
其中应利用硬件描述语言V erilog、EDA软件QuartusⅡ和硬件平台Cyclone/CycloneⅡFPGA进行电路系统的设计。
1.2设计要求1.2.1整体设计要求（1）要求独立完成设计任务。
（2）课程设计说明书封面格式要求见《天津城市建设学院课程设计教学工作规范》附表1（3）课程设计的说明书要求简洁、通顺，计算正确，图纸表达内容完整、清楚、规范。
（4）测试要求：根据题目的特点，采用相应的时序仿真或者在实验系统上观察结果。
（5）课设说明书要求：1)说明题目的设计原理和思路、采用方法及设计流程。
2)系统框图、VHDL语言设计清单或原理图。
3)对各子模块的功能以及各子模块之间的关系作较详细的描述。
4)详细说明调试方法和调试过程。
5)说明测试结果：仿真时序图和结果显示图。
并对其进行说明和分析。
1.2.2测试要求（1）可预置闸门时间/0.1/1s/10s。
（2）频率在数码管上显示。
（3）测量范围1Hz----999999Hz。
第二章设计思路2.1数字频率计的介绍数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
本设计用硬件描述语言Verilog描述程序，在实验箱上实现数字频率计测频系统，要求能够在数码管上显示被测信号的频率。
采用Verilog编程设计实现的数字频率计，除被测信号bclk、时钟信号clk、键输入复位信号reset和数码管显示部分以外，其余全部在一片FPGA芯片上实现，整个系统最突出的优点就是系统非常精简，而且可以根据设计要求灵活更改程序，重新编译与下载，实现新的功能，设计灵活多变。
2.2设计原理2.2.1频率测量的基本原理频率测量的基本原理：计算每秒钟内待测信号的脉冲个数，可根据这一定义采用如图2-1所示的算法。
图2-1 频率算法示意图用时钟信号clk产生脉冲宽度为1s的闸门信号cl，让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并进入计数模块（计数模块是计算被测输入信号1s钟内脉冲的个数），当1s 闸门结束时，闸门再次关闭，此时计数器记录的数据为1s内被测信号的脉冲个数，即为被测信号的频率。
2.2.2数字测频计整体方框图测频计的整体方框图如图2-2所示。
图2-2 测频计设计总体框图其中若要要计算每秒钟内待测信号的脉冲个数，则要求：1）电路产生一个1秒的时间闸门信号cl，在这1秒钟内启动计数器对被测信号bclk进行计数；2）1秒结束时将计数器所计的脉冲个数的状态值送入锁存器REG24B锁存；3）在计数值锁存完成后还应对计数器清零，以待下1秒钟开始新的一轮计数；4）锁存到锁存器中的数据则输出译码模块进行七段译码扫描显示。
第三章模块介绍3.1闸门产生模块3.1.1闸门模块介绍闸门信号cl由时钟信号clk（选定频率为1KHZ）产生，当cl为高电平时，对输入信号脉冲计数，当cl为低电平时，将计数所得数据data1输入到锁存器。
若按程序3-1设计则闸门信号高电平时间为：低电平时间为：从而实现1s的闸门信号。
3.1.2闸门模块verilog语言程序描述及仿真闸门产生模块verilog语言程序描述如下：module zhamen(clk,reset,cl);input clk,reset;output cl;reg cl;reg[9:0]counter;always@(posedge clk)if(reset==1'b0)begincounter<=10'b0000000000;cl<=1'b0;endelse if(counter<=10'b0000100000)begincounter<=counter+1;cl<=1'b0;endelsebegincounter<=counter+1;cl<=1'b1;endendmodul闸门模块的仿真图如图3-1所示。
图3-1闸门模块的仿真图3.2计数模块3.2.1计数模块介绍由程序3-2可知在闸门信号cl为低电平或复位信号为低电平时计数数据data1清零，当闸门信号cl 为高电平且复位信号为高电平时被测信号来一个脉冲，计数数据data1加1，从而实现对被测信号1秒钟内脉冲个数的计算。
3.2.2计数模块verilog语言程序描述及仿真计数模块verilog语言描述程序见下：module jishu(bclk,reset,cl,data1);input bclk,cl,reset;output[23:0]data1;reg[23:0]data1;always@(posedge bclk or negedge reset)if(reset==1'b0)data1<={24{1'b0}};else if(cl==1'b0)data1<={24{1'b0}};else if(cl==1'b1)data1<=data1+1;endmodule计数模块的仿真图如图3-2所示。
图3-2计数模块的仿真图3.3锁存器模块3.3.1锁存器模块介绍由程序3-2可知在闸门信号cl下降沿来临或复位信号为低电平时计将24位0赋给输出data，当闸门信号cl下降沿来临且复位信号为高电平时，将计数数据data1赋给输出data，从而实现对计数数据data1的锁存，设置锁存器的好处是，数码管上显示的数据稳定，不会由于周期性的清零信号而不断闪烁。
3.3.2锁存器模块verilog语言程序描述及仿真锁存器模块verilog语言程序描述如下：module suocunqi(cl,reset,data,data1);input cl,reset;input[23:0]data1;output[23:0]data;reg[23:0]data;always@(negedge cl or negedge reset)if(reset==1'b0)data<={24{1'b0}};elsedata<=data1;endmodule锁存器的仿真图如图3-3所示。
图3-3锁存器模块仿真图3.4译码模块3.4.1译码模块介绍由程序可知此为一个4-16线译码器, 输入信号为A[3:0],输出信号为低电平有效，而发光二极管为共阳极接法，故经译码器的处理输出后数码管可显示相应的数值。
3.4.2译码模块verilog语言程序描述及仿真译码器模块verilog语言程序描如下：module shumaxianshi(A,LED7S);input[3:0]A;output[6:0]LED7S;reg[6:0]LED7S;always@(A)begincase(A)4'b0000:LED7S<=7'b0111111;4'b0001:LED7S<=7'b0000110;4'b0010:LED7S<=7'b1011011;4'b0011:LED7S<=7'b1001111;4'b0100:LED7S<=7'b1100110;4'b0101:LED7S<=7'b1101101;4'b0110:LED7S<=7'b1111101;4'b0111:LED7S<=7'b0000111;4'b1000:LED7S<=7'b1111111;4'b1001:LED7S<=7'b1101111;default:LED7S<=7'b0111111;endcaseendendmodule译码模块的仿真图如图3-4所示。
图3-4译码模块的仿真图3.5扫描显示模块3.5.1扫描显示模块介绍由程序可知当复位信号为低电平时，将0赋给输出信号sel，当时钟信号上升沿到来且复位信号为高电平时，输出信号sel加1，而不同的sel值选择不同的数码管，数码管显示选择随扫描频率clk循环变化，当时钟信号频率很高时，肉眼看不出闪烁，则可以清楚的看到数码管上显示的数据。
3.5.2扫描显示模块verilog语言程序描述及仿真扫描显示模块verilog语言程序描述如下：module saomiaoxuanze(clk,reset,sel);input clk,reset;output[2:0]sel;reg[2:0]sel;always@(posedge clk or negedge reset)if(reset==1'b0)sel<=3'b000;else if(sel==3'b101)sel<=3'b000;elsesel<=sel+3'b001;endmodule扫描显示模块的仿真图如图3-5所示。