论文模板

编号：C甲27232010年山东省大学生电子设计竞赛题目：VGA显示的多通道数字示波器参赛学校：XX大学参赛学院：光电信息学院参赛选手：XXX XXX指导教师：电子竞赛小组联系方式：VGA显示的多通道数字示波器摘要：本系统设计使用XILINX FPGA提供的Spartan-3E为主控制器的EXCD-1平台,并以ALTERA的EP2C35F484芯片作为信息处理核心，完成了VGA显示的多通道数字存储示波器。

本系统主要由信号调理模块，A/D转换模块，FPGA 控制及处理模块，VGA显示模块。

本系统实现了频率范围为0-1MHz的模拟信号在VGA上的显示，模拟信号任意电平的触发功能，存储回放功能，并按要求进行了垂直灵敏度和扫描速率的挡位设置，能够按照要求完成对两路数字信号的输出。

通过测试，本设计系统性能良好，各项指标均能较好地完成设计要求，同时我们扩展了VGA显示和多档位等功能。

关键词：可编程门阵列；实时采样；等效采样；VGA显示Abstract: this system use the Spartan-3E based controller platform EXCD-1 provided by XILINX FPGA and the EP2C35F484 ALTERA chip as processing core to complete the VGA display of multi-channel digital storage oscilloscope. This system consists of signal conditioning modules, A / D converter module, FPGA control and processing module, VGA display module. The system realizes the frequency range 0-1MHz analog signal on the VGA display, any analog signal level of the trigger function, storage playback capabilities, as required for the vertical sensitivity and scan speed of gear set, as required, complete two-way digital signal outputs. Through testing, the design of the system is good.The indicators can better fulfill the design requirements, and We extend the VGA display and features such as multi-gearKeyword: FPGA, real-time sampling, equivalent sampling, VGA Display目录一、方案选择与论证本设计使用题目要求的Xilinx EXCD-1 开发板为控制核心，利用相应的IP 核，使用硬件描述语言对外接设备的控制，以实现题目的要求。

本设计使用FPGA开发板，使性能更加出色，控制更加人性化。

具体模块组成框图如下图所示：图1系统组成框图1、FPGA设计方案一：本设计使用题目要求的Xilinx EXCD-1 开发板作为主控芯片，本方案设计集中，易于实现，而且利用硬件描述语言Verilog HDL进行编程，时序控制严格，便于控制，完全可胜任底层各种设计要求。

方案二：使用单片机作为控制芯片进行设计，单片机操控方便，资源丰富，但速度和精确度都不甚理想。

经上所述，我们选择方案一。

2、信号调理电路设计题目要求信号频率在0~1MHZ，我们采用高速ADC进行采样，ADC芯片要求模拟信号为单极性信号，所以对于双极性信号首先要将信号进行调理以满足ADC的采样要求。

方案一：信号调理电路使用分立元件搭建，虽然易于搭建，价格便宜，但分立元件间干扰大，不利于调试，并且不易达到采样速率、幅度等指标。

方案二：利用高速运放OPA690进行搭建电平移位，该芯片易于购买，信噪比低，利于调试和运用。

经讨论，我们采用方案二。

3、触发电路设计触发电路用以产生同步脉冲信号，当FPGA检测到有同步信号产生电路送来的同步脉冲时，才启动ADC进行数据的采集，以保证显示波形的稳定。

我们选用电压比较器产生脉冲信号使任意电平触发。

方案一：利用分立元件自行搭建，成本低，易于购买元件，但是电路设计复杂，调试复杂。

方案二：选用如LM339、LM311等一般运放，易于购买和搭建，但是速率和品质系数不能满足题目输入信号1MHZ时的的要求。

方案三：选用高速电压比较器TL3016，芯片反应时间7ns左右，不仅可以频率要求而且易于搭建。

经过比较，我们选用方案三。

4、A/D转换电路题目要求最高信号频率1MHZ，所以要选用高速运放。

方案一：用一般ADC芯片，如TLC2543，成本高，连线复杂，控制较难。

方案二：选用ADS805作为转换芯片，最高采样速率20M可以超过1MHZ 的信号速率，并且成本低，控制简单。

经论证，我们采用方案二。

综上所述，我们分别选择FPGA设计中的方案一，信号调理电路的方案二，触发电路的方案三二、理论分析与计算1、采样方式的选择(1)实时采样是利用A/D时钟对信号直接采样，由奈奎斯特采样定理，采样速率必须高于信号中最高频率的两倍才能不失真的恢复原始信号。

(2)等效采样是指对多个信号周期连续采样来复现一个信号波形，采样系统能以扩展的方式复现频率大大超过实时采样频率的信号波形。

题目中模拟信号的带宽为0-1MHz，示波器实时采样频率为10MHz，实时采样通常采取每周期采20个点的方法以保证取得一个完整的信号波形，但是对于达1MHz的输入信号，一个周期内只采样10个点，无法在VGA 显示器上明显观察到相应频率波形，因此对于500KHz以上的信号采用等效采样进行处理，可以将波形的周期误差和幅度误差降到5%以下，达到题目要求。

限于信号带宽过大的限制，因此要采用等效采样和实时采样两种采样方式。

2、垂直灵敏度分析本设计在VGA垂直范围内采用352个像素点进行显示，垂直刻度为每10个像素点为一个div，A/D转换器的输入模拟信号电压幅度为0～5v，数字信号电压幅度为0V-3V,存储示波器的垂直刻度设为17 div，当示波器满刻度显示时，三个挡位的幅值将为1v/div×17=17V，100mV×17=1.7v，10mv/div×17=0.17V。

显然幅值变化不连续，间隔较大，缺少实际示波器幅值挡位精确可调的功能，因此本次设计增加了500mV/div,100mV/div,50mV/div和20mV/div挡位。

3、扫描速率分析A/D的转换速率取决于被测信号的频率范围，设计要求扫描速度含1us/div,1ms/div,1s/div三档，本设计VGA水平显示范围为480个像素点，水平显示分辨率大于等于20点/div，对应的采样速率是10Hz、10kHz、10mHz 即要求A/D的等效采样的最高转换速率高于200MSa/s。

三、硬件电路设计1、信号调理电路设计ADS805芯片可以选择采样的模拟信号幅值范围为0~5V，我们选择利用此采样范围，所以对输入的双极性信号-2.5v~2.5v进行电平移位，平移2.5v。

R5可控制移位电平的高低。

放大倍数控制为1。

具体实现电路如附录1。

2、触发电路设计使用高速比较器TL3016，利用电位器调节阈值电平，可以完成任意电平触发。

具体实现电路如附录2。

3、A/D转换电路选用ADS805的0~5v输入电平范围，连线简单，并且利于后级显示的计算。

具体实现电路如附录3。

四、软件设计1、系统软件流程设计当信号输入时，系统通过对输入信号频率的测量选择合适的采样方式，利用AD核，FIFO核，RAM核，VGA核实现数据采集和VGA显示，并用键盘设置输入来选择DSO的显示功能和实现对时间档位和幅度档位的选择。

系统软件总体流程图如图所示：图2 系统软件总体流程图2、AD控制模块及存储显示模块设计在本设计中，由于需要用VGA显示波形和不同的档位实现，所以需要控制AD 的采样速率和VGA显示扫描速率，在本设计中AD的采样速率从10HZ-10MHZ变化，而VGA的扫描速度恒定在25MHZ。

为了平衡时钟，我们设计了异步FIFO核模块和RAM核，当AD的采样频率在不断地变化时，通过控制异步FIFO核的存和取来平衡时钟，使VGA不断扫描RAM核的数据，达到显示要求。

具体波形利用FPGA的内嵌式逻辑分析仪进行检测，具体实现如下图：图3 逻辑分析仪测试结果3、VGA显示方案设计VGA 模块是设计中复杂度最高的一部分。

它完成VGA的控制时序，生成地址读rom，根据当前的位置、颜色、输入序号、实时的改变VGA的显示。

实验室的液晶屏或CRT都比较高级，可以支持很高的分辨率，很高的分辨率会显得字符很小，在本设计中将VGA的显示模式定为有效显示区(分辨率)大小640*480。

屏幕刷新频率60Hz。

对于行同步，按照协议将消隐区考虑在内，共需要800个时钟周期，时钟周期为40ns（25MHz晶振），即行同步周期为800*40ns = 32000ns，其倒数即行频率：31.25Hz。

程序中用xcount计数，在xcount为145至798之间时为有效区。

对于场同步，将消隐区考虑在内，共需要525个行同步周期，行同步周期为21000ns，则场同步周期为525*21000ns = 11025000ns，其倒数即场频率，也即屏幕的刷新率：9.07Hz。

程序中用ycount计数，在ycount为34至514之间时为有效区。

行和场同时有效的区域即显示区，这时颜色信号的赋值被使能。

在非显示区，程序将颜色信号线赋值为0。

实际VGA显示波形实际VGA显示波形如下图：具体软件算法思路是将RAM的地址坐标赋予行频坐标，将RAM相应地址的内容经过简单的计算（除法器）赋予场频坐标，则VGA每刷新一次屏幕对应RAM中每一个AD的采样值会点亮，已完成波形的显示。

（示波器以10个像素点为一个div）对于幅度轴以10mv/div为例，AD采集电压范围为0V到5V，则在VGA 中需要用500个像素点表示完整的波形，根据公式y/500=data/1024计算出y 即为相应的幅度值，由于VGA坐标与示波器坐标镜相对称的关系，再利用公式yy=500-y计算出yy的值即为正确的幅度对应值。