数电期末复习题学生版

7
5G555 6
D1
D2
1
TH 2
TL
R1 RW R2
C 放电 电流
图8-4 占空比可调多谐振荡器
单稳态触发器的构成
• 图8-5是5G555定时器构成的单稳态触发器，图中 R、C是定时元件。 VCC
58
4 3
R1
0.01
μF
5G5556 TH
vI
2 1 7D d
TL
C
图8-6 单稳态触发器
单稳态触发器的构成
第9章 数/模和模/数转换
• 9.1 数/模转换器(DAC)
– 把数字量转换为模拟量的过程称作数/模转换器，简 称DAC（Digital to Analog Converter）。
• 9.2 模/数转换器(ADC)
– 将模拟量转换为数字量的过程称为模/数转换，简称 A/D转换。实现A/D转换的电路被称之为模/数转换 器，简称ADC (Analog to Digital Converter)。
例：已知电路如图所示，74HC161为4位二进制加法计数器， CD4512为8选1数据选择器。试回答下列各问：
(1) 画出74HC161构成电路的状态转换图，说明是几进制计
数器； (2) 设74HC161的初态为0，在时钟脉冲作用下，画出电路
输出Y与74HC161构成计数器的有效状态对应的波形图。
时序逻辑电路如图所示。
（1）写出该时序电路的驱动方程、状态方程、输出方程； （2）画该电路的状态转换图； （3）试对应X的波形（如图所示），画Q0、Q1和Z的波形；
6.3 随机存取存储器
随机存取存储器RAM (Random Access Memory) 可随时从任一指定地址存入(写入)或取出(读出)信 息。
主要用于计算机的内存储器。
• 半导体存储器的技术指标
– 存取容量：表示存储器存放二进制信息的多少。二 值信息以字的形式出现。一个字包含若干位。一个 字的位数称做字长。
– 存取周期：存储器的性能取决于存储器的存取速率。 存储器的存取速度用存取周期或读写周期来表征。 把连续两次读（写）操作间隔的最短时间称为存取 周期。
1
vI
vO vI
vO
图8-11施密特触发器逻辑符号
电路如图所示，其中RA=RB=10kΩ,C=0.1μF，试问： （1）在Uk为高电平期间，由555定时器构成的是什么电路，其输 出vo的频率fo=? （2）分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写 出驱动方程和状态方程，画出完整的状态转换图； （3）设Q3、Q2、Q1的初态为000，Uk所加脉冲的高电平宽度为 Tw=5/fo，脉冲过后Q3、Q2、Q1将保持在哪个状态？
画出逻辑电路图。
试用JK触发器设计一同步时序电路，其状态转换图如图 所示，假设输入为X，输出为F。要求写出设计过程，画
出逻辑电路图
四位双向移位寄存器74194的逻辑图
表5-4 74194的工作状态表
S1 S0 工作状态
0
××
清零
1 00
保持
1 01
右移
1 10
左移
1 11
送数
例：分析如图所示由4位双向移位寄存器74LS194构成的电 路功能，列出状态转换图，写出电路完成的功能。
• 图8-10所示为vO=f(vI)的关系曲线，是施密特 触发器的电压传输特性。
vO VOH
VOL 0
vI
VCC 2VCC
3
3
图8-9施密特触发器电压传输特性
施密特触发器的电压传输特性
• 施密特触发器状态的转换由输入信号vI来触 发，同时输出的高、低电平依赖于vI的高、 低电平来维持。输出对输入的这种依赖关 系与门电路相同，因此用图8-10所示的符号 表示施密特触发器(施密特触发的反相器)。
设计注意事项
• 对于用中规模集成电路设计时序电路，第四步以 后的几步就不完全适用了。
• 由于中规模集成电路已经具有了一定的逻辑功能， 因此用中规模集成电路设计电路时，希望设计结 果与命题要求的逻辑功能之间有明显的对应关系， 以便于修改设计。
例：一个同步计数器的时序波形图如图所示。 （1）画出此计数器的状态转换图； （2）选用JK触发器设计此计数器，写出主要设计过程，
Chapter4 触发器
• ⑴RS触发器：在CP脉冲有效时，根据R、S信号的不 同，具有置0、置1和保持功能的电路。
• ⑵D触发器：在CP脉冲有效时，根据D的不同，具有 置1、 置0功能的电路。
• ⑶JK触发器：在CP脉冲有效时，根据J、K信号的不 同，具有置1、置0、翻转、保持功能的电路。
• ⑷T触发器：在CP脉冲有效时，根据T的不同，凡是 具有保持和翻转功能的电路。
• 逻辑方程式 F(tn )=W[X(tn ),Q(tn )]
(5-1) 输出方程
Q(tn+1 )=G[Z(tn),Q(tn)] Z(tn )=H[X(tn),Q(tn)]
(5-2) 状态方程 (5-3) 驱动方程
时序电路的逻辑功能表示法
• 状态转换表、状态图、时序图(工作波形图) • 时序电路的现态和次态，是由构成该时序电
• ⑸T’触发器：在CP脉冲有效时，只具有翻转功能的 电路。
Chapter4 触发器
逻辑功能描述方法
特性表(状态真值表) 特性方程 驱动表：
触发器由现态Qn转换到次态Qn+1四种情况下，对
S、 R端输入状态的要求。
状态转换图
形象的表示出触发器状态转换的四种可能对输 入端S、R状态的要求。
时序波形图
路的存储电路（一般由触发器组成）的现态 和次态分别表示的，可用分析触发器的有关 方法，列出时序电路的状态表，画出时序电 路的卡诺图、状态图和时序图。
• 以上四种表示方法从不同侧面突出了时序电 路的逻辑功能，它们本质上是相通的，可相 互转换。在实际中根据需要选用。
时序逻辑电路分析过程示意图如下
给定电路
量a7~a0之间的关系）； （4）画出输出电压Uo的波形图（要求画一个完整的循环），假设
VREF= -8V，时钟CP=1KHz。
表6-1 ROM中的信息表
地址
内容
A1 A0 D3 D2 D1 D0
00 0 01 1 10 0 11 1
10 1 01 1 10 0 11 0
位存地线储址与矩译字阵码线的器之输的间出输逻和出辑输和关入输系是入为或是：的与D关的0=系关W，系0+这，W1种因存此储RO矩M 阵是D1是一=W或个1+矩多W阵输3 。入D变2=量W（0+地W址2+W）3和多D输3=W出1变+W量3 （数据） 的与或逻辑阵列。
⒈ 固定只读存储器ROM
• ROM由地址译码器、存储矩阵、输出和控制 电路组成，如图6-1所示。
地
地 址
W0
址译
存储矩阵
……
输 入
码 器
N×M
WN-1 D0
……
DM-1
输出及控制电路
数据输出 图6-1 ROM结构图
⒈ 固定只读存储器ROM
• 图6-3是ROM的点阵图。
W0 W1 W2 W3
D3 D2 D1 D0 图6-3 ROM的符号矩阵
在计算机中，RAM用作内存储器和高速缓冲存储 器。
RAM分为静态SRAM和动态DRAM；静态RAM 又分为双极型和MOS型。
RAM的扩展
RAM的种类很多，存储容量有大有小。当一片RAM不能 满足存储容量需要时，就需要将若干片RAM组合起来，构 成满足存储容量要求的存储器。RAM的扩展分为位扩展和 字扩展两种。
3
VCC
VCC3
0
vo
输出脉冲幅度为：Vm≈VCC
tw1 tw2 T
多谐振荡器
• 图8-4是用5G555定时器构成的占空比(脉冲宽度与
周期之比)可调的多谐振荡器。 VCC 充电电流
脉冲宽度tw1≈0.7R1C
脉冲间隔时间tw2≈0.7R2C
振荡周期T≈0.7(R1+R2)C0.01
μF
5 8 43 D
• 9.3 A/D转换器应用举例
2015-6-12
东北大学信息学院
37
例： 综合分析图8所示电路，RAM的16个地址单元中的数据在表1 中列出。要求：
（1）说明74160构成多少进制计数器？ （2）说明RAM在此处于什么工作状态，起什么作用？ （3）写出8位倒T型电阻网络D/A转换器的输出表达式（UO与数字
2015数电期末复习题
第4章 触发器
• 触发器(trigger)：具有记忆功能，能够存储一位 二进制信号的基本逻辑单元。
• 触发器在逻辑功能上具有以下基本特点：
– 有两个自行保持的稳定状态， “0”和 “1”状态。 – 根据输入信号的不同可以置成“0” 或“1”状态。 – 输入信号消失后，能将获得的状态保持。
Chapter4 触发器
例：分析电路，写出电路的驱动方程，状态方程， 输出方程，列出状态转换图，分析其功能。
第5章 时序逻辑电路
• 5.1时序逻辑电路的特点和表示方法 • 5.2时序电路的分析方法 • 5.3寄存器 • 5.4计数器 • 5.5顺序脉冲发生器 • 5.6时序电路的设计方法
时序电路的逻辑功能表示法
A2
F
E'
A1
CD4512
OE '
A0
D0 D1 D2 D3 D4 D5 D6 D7
1
1 P
T
Q0 Q1 Q2 Q3
Co
74HC161
LD'
CLK
CLK D0 D1 D2 D3 CR'
1
1
DQ
Y
C Q'