数字电子技术基础(第三版 周良权)2
合集下载
《数字电子技术(第三版)》2. 基本逻辑运算及集成逻辑门
Ｙ＝Ａ+ Ｙ＝Ａ+Ｂ
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
逻辑符号
Y 0 1 1 1
实现或逻辑的电 路称为或门。或 门的逻辑符号：
A B
≥1
Y=A+B
2.1.3、非逻辑（非运算） 2.1.3、非逻辑（非运算） 非逻辑指的是逻辑的否定。当决定事件（Y） 发生的条件（A）满足时，事件不发生；条件不 满足，事件反而发生。表达式为： Ｙ＝Ａ 开关A控制灯泡Y
A E B Y
A断开、B接通，灯不亮。 断开、 接通 灯不亮。 接通， 断开
A E B Y
A接通、B断开，灯不亮。 接通、 断开，灯不亮。 接通 断开
A、B都接通，灯亮。 、 都接通，灯亮。 都接通
两个开关必须同时接通， 两个开关必须同时接通， 灯才亮。逻辑表达式为： 灯才亮。逻辑表达式为：
Ｙ＝ＡＢ
2.4 集成逻辑门
2.4.1 TTL与非门 TTL与非门 2.4.2 OC门和三态门 OC门和三态门 2.4.3 MOS集成逻辑门 MOS集成逻辑门 2.4.4 集成逻辑门的使用问题 退出
逻辑门电路：用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门（反相器）、 与非门、或非门、与或非门和异或门等。 逻辑0和1： 电子电路中用高、低电平来表示。 获得高、低电平的基本方法：利用半导体开关元件 的导通、截止（即开、关）两种工作状态。 集成逻辑门 双极性晶体管逻辑门 TTL ECL I2L 单极性绝缘栅场效应管逻辑门 PMOS NMOS CMOS
（6）平均传输延迟时间tpd：从输入端接入高电平开始，到输出端 输出低电平为止，所经历的时间叫导通延迟时间（tpHL）； 从输入端接入低电平开始，到输出端输出高电平为止，所经 历的时间叫截止延迟时间（tpLH）。 tpd=(tpHL+ tpLH)/2=3~40ns 平均传输延迟时间是衡量门电路运算速度的重要指标。 （7）空载功耗：输出端不接负载时，门电路消耗的功率。 静态功耗是门电路的输出状态不变时，门电路消耗的功率。其中： 截止功耗POFF是门输出高电平时消耗的功率； 导通功耗PON是门输出低电平时消耗的功率。 PON> POFF （8）功耗延迟积M：平均延迟时间tpd和空载导通功耗PON的乘积。 M= PON× tpd （9）输入短路电流(低电平输入电流)IIS：与非门的一个输入端直 接接地（其它输入端悬空）时，由该输入端流向参考地的电流。 约为1.5mA。
数字电子技术基础第三版课后习题解答与第章
13
【题3-2】 解：),=(A田B) C=A⑥B+C}、=AB+(AB)C=AB+(AB+AB)C=AB+ABC+ABC=AB+BC+AC)=A B CY,=AB+(A B)C=AB+BC+AC两个电路功能相同，均为全加器。
14
(2) CDAB 00 01 11o0[ X0111 1 1 X10 1 1
A₃B₃…A₀B₀ 91A₃B₃…A₀B₀A<B.A>R低位 A=B74LS85Fg FxBF,A>B
A₂B₇…A₄B₄A=B74LS85FAn FxnF
【题3-9】 解：连线图如图3-26所示。
图3 - 26
27
【题3-10】 解：A=A₃A₂A₁A₀ 8421BCD 码 B=B₃B₂B₁B₀ 余3 BCD 码C=C₃C₂C₁C₀ 2421BCD 码 D=D₃D₂D₁D₀ 余 3 循环码(1)卡诺图如图3 - 27所示。B₃=A₃+A₂A₁+A₂A₀=A₂A₂A₁A₂A₀
2
A
B
A
Y'
2
0
0
0
1
0
0
1
1
0
0
1
0
0
0
1
1
1
0
1
)
3-2 解：(1)X=AB;Y=AB+AB=AB+AB;Z=AB。真值表如表3-10所示。表3-10
(2)实现1 位数值比较功能。
3
Y₀=X,④X 。 Y₀=Y₁X₀=X₂X₇X。若令 X₂=B₂ 、X₁=B₁ 、λ₀=B, 则当 K=1 时电路可正确地实现3位二进制码到3位循环码的转换，即有 Y₂=G₂ 、Y,=G₁ 、Y₀=G₀ 。 若 令X₂=G₂ 、X,=G₁、X₀=G₀, 则当 K=0 时，通过比较可明显看出，只要去掉一个反相器便可实现3位循环码到3位二进制码的转换，即有 Y₂=B₂ 、Y₁=B₁ 、Y₀=B₀。
【题3-2】 解：),=(A田B) C=A⑥B+C}、=AB+(AB)C=AB+(AB+AB)C=AB+ABC+ABC=AB+BC+AC)=A B CY,=AB+(A B)C=AB+BC+AC两个电路功能相同，均为全加器。
14
(2) CDAB 00 01 11o0[ X0111 1 1 X10 1 1
A₃B₃…A₀B₀ 91A₃B₃…A₀B₀A<B.A>R低位 A=B74LS85Fg FxBF,A>B
A₂B₇…A₄B₄A=B74LS85FAn FxnF
【题3-9】 解：连线图如图3-26所示。
图3 - 26
27
【题3-10】 解：A=A₃A₂A₁A₀ 8421BCD 码 B=B₃B₂B₁B₀ 余3 BCD 码C=C₃C₂C₁C₀ 2421BCD 码 D=D₃D₂D₁D₀ 余 3 循环码(1)卡诺图如图3 - 27所示。B₃=A₃+A₂A₁+A₂A₀=A₂A₂A₁A₂A₀
2
A
B
A
Y'
2
0
0
0
1
0
0
1
1
0
0
1
0
0
0
1
1
1
0
1
)
3-2 解：(1)X=AB;Y=AB+AB=AB+AB;Z=AB。真值表如表3-10所示。表3-10
(2)实现1 位数值比较功能。
3
Y₀=X,④X 。 Y₀=Y₁X₀=X₂X₇X。若令 X₂=B₂ 、X₁=B₁ 、λ₀=B, 则当 K=1 时电路可正确地实现3位二进制码到3位循环码的转换，即有 Y₂=G₂ 、Y,=G₁ 、Y₀=G₀ 。 若 令X₂=G₂ 、X,=G₁、X₀=G₀, 则当 K=0 时，通过比较可明显看出，只要去掉一个反相器便可实现3位循环码到3位二进制码的转换，即有 Y₂=B₂ 、Y₁=B₁ 、Y₀=B₀。
电子教案-《模电第3版电子教案》(周良权)-ch2目录 电子课件
BJT的外特性 共射、共集放大电路的工作原理
“Q”、 Au、Ri、Ro的估算
BJT的工作原理、主要参数、使用方法 共射、共集放大电路的特点、用途 共基放大电路的“Q”、 Au、Ri、Ro的估算
温度对“Q”的影响、图解分析法 共基放大电路的特点、用途 光本放大电路
2.1 双极型三极管 2.2 共发射极基本放大电路 2.3 稳定静态工作点的放大电路 2.4 共集电极、共基极放大电路 2.5 场效应管及其基本放大电路 2.6 三极管及场效应管放大和开关电路的应用 2.7 特殊三极管 2.6 放大电路的频率特性
掌握 熟悉 了解
第2章 教学基本要求
“Q”、 Au、Ri、Ro的估算
BJT的工作原理、主要参数、使用方法 共射、共集放大电路的特点、用途 共基放大电路的“Q”、 Au、Ri、Ro的估算
温度对“Q”的影响、图解分析法 共基放大电路的特点、用途 光本放大电路
2.1 双极型三极管 2.2 共发射极基本放大电路 2.3 稳定静态工作点的放大电路 2.4 共集电极、共基极放大电路 2.5 场效应管及其基本放大电路 2.6 三极管及场效应管放大和开关电路的应用 2.7 特殊三极管 2.6 放大电路的频率特性
掌握 熟悉 了解
第2章 教学基本要求
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF 是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～1.4mA。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥ 开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电子技术基础第三版第二章答案
数字电子技术基础第三版第二章答案(总7页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥?开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
数字电子技术基础电子教案(周良权)
A B Y 逻辑表达式 开关 A 开关 B 灯 Y 规定: 0 开关闭合为逻辑 0 0 1 Y=A ·B 或 断 Y = AB灭 断 0 断开为逻辑 1 0 0 断 合 灭 灯亮为逻辑 1 1 0 0 合 断 与门 灭 灯灭为逻辑 0 开关 1 A、 1 B 都闭合时， 1 合 合 (AND 亮 gate) 灯 Y 真值表 才亮。 若有 0 出 0；若全 1 出 1
若相同出 1 若相异出 0
数 字 电 路 基 础
1.5逻辑函数的几种表示方法及其相互转换
主要要求： 1、已知真值表求逻辑表达式和逻辑图。 2、已知逻辑函数式求真值表和逻辑图。 3、已知逻辑图求逻辑函数式和真值表。
数 字 电 路 基 础
根据真值表求函数表达式的方法是：
将真值表中每一组使输出函数值为1的输入变量都写成一 个乘积项。在这些乘积项中，取值为1的变量，则该因子写成 原变量，取值为0的变量，则该因子写成反变量，将这些乘积 项相加，就得到了逻辑函数式。
第1章数字电路基础
概述 几种常用的数制和码制 逻辑函数中三种最基本的逻辑运算 复合逻辑函数 逻辑函数的几种表示方法及其相互转换 逻辑代数 逻辑函数的卡诺图化简法 关于正逻辑和负逻辑的规定及其转换
数 字 电 路 基 础
本章教学基本要求
1、数制和码制，各种数制间的转换；
2、与、或、非逻辑和其它复合逻辑函数；
有 8421 码 5421 码 0000 0000 0001 0001 0010 0010 0011 0011 0100 0100 0101 1000 0110 1001 0111 1010 1000 1011 1001 1100
权 码 2421(A) 2421(B) 0000 0000 0001 0001 0010 0010 0011 0011 0100 0100 0101 1011 0110 1100 0111 1101 1110 1110 1111 1111
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成逻辑门电路
2.或非门
将二极管或门和反相器连接起来，构成了或非门。
A 0 0 1 1
B 0 1 0 1
Z 1 0
0 0
逻辑式为
Z A B
集成逻辑门电路
2.2 CMOS集成逻辑门
集成逻辑门电路有两大类,一类是输入端和输出端均由三极管 2 CMOS 门电路比之 TTL 的主要特点 T 构成,称为三极管—三极管逻辑电路,简称TTL电路(又称 L 电 另一类是由 CMOS器件组成的逻辑电路. 路)
B A N C uCE
三极管开通的条件和等效电路 当输入 uI 为高电平，使 iB ≥ IB(sat)时，三极管饱和。 uBE UCE(sat) 0.3 V 0， C、E 间相当于开关合上。
uBE < Uth
E B UBE(sat) iB ≥ IB(sat) E C UCE(sat)
三极管 截止状态 等效电路 三极管 饱和状态 等效电路
U NH U NL 0.3VDD
集成逻辑门电路
集成逻辑门电路
2.2.2 CMOS反相器的特性和主要参数
1.电压传输特性和阈值电压及电流传输特性 电压传输特性是指输出电压随输入电压变化的 曲线 uO f (uI )
如果 VDD 10V , U GS (th) N U GS (th) p 2V , 其电压传输特性为上图
集成逻辑门电路
会画出：OD门、OC门、传输门、三态门的逻辑符号。与门、 或门、非门、与非门、或非门输入波形所对应的输出波形。 会使用：OC门、OD门、传输门、三态门的功能。 会处理：CMOS集成逻辑电路的存放和焊接的措施，各种门电 路空余的输入端，各种门电路系列间的接口。 会计算：负载电流与各种系列门电路输出电流的配置关系。
集成逻辑门电路
由于器件内部、线间和负载电 容的存在，电流和电压的变化 都需要时间，所以在动态开关 工作情况下（即 uI 在高、低电 平间跳变时），漏极电流 i D 的 变化和输出电压 u DS 的变化都 将滞后于输入电压的变化。
开关元件的开关时间是决定 整个电路工作速度和最高工 作频率的重要因素.
集成逻辑门电路
三极管内部电荷的建立 和消散都需要一定的时 间,所以集电极电流的变 化滞后于基极电压的变 化.
输出电压 uO 的变化比输 入电压 uI 的变化也相应 地滞后.
三极管的动态开关特性
集成逻辑门电路
二、三极管非门
A 0 1 Z 1 0 真值表
输入低电平信号时，三极管能可靠截止，输出为高电平。 输入高电平信号时，三极管处于饱和状态，输出为低电平.
电压传输特性和阈值电压
在输入电压 uI 处于0~2V之间, uI UGS (th) N , TN 截止, uI VDD
U GS ( th) P , TP 导通, uO VDD;在 2V uI 8V 区间, uI UGS (th) N ,同时
u I VDD U GS ( th) P ,TN 、 TP 将同时导通,相当于两导通管对VDD
集成逻辑门电路
电压传输特性和阈值电压
uI 较高时 uO 较高。 TP内阻较小， 进行分压，uI较低时 TN内阻较大， TN内阻较小， uO 较低，而在 u I 1 VDD处， TP 内阻较大， UGSN UGSP 2 1 二者内阻相等，使 uO VDD ，在该输入电压附近，如果uI 由
集成逻辑门电路
2.1
分立元件逻辑门电路
能够实现各种基本逻辑关系的电路称为门电路。二值逻辑变 量1和0在电路中是两种截然相反的状态，靠二极管、三极管开关 的闭合和断开来控制和实现的，所以门电路也称开关电路。 S为受控开关，当二极管、三极管截 止时相当于S断开，输出为高电平。 当二极管、三极管导通时，相当于S 闭合，输出为低电平。
uGSN UGS (th ) N,增强型 uGSP uGS PMOS 管截止。 时,增强型 NMOS 管截止。 ( th ) P 时
uGSP u u U 时 PMOS 管导通 . U IL ( th ) P(th GSN GS GS ) N,增强型 时,增强型 NMOS 管导通 . 0V ,U IH VDD
集成逻辑门电路
第2章 集成逻辑门电路
分立元件门电路
CMOS集成逻辑门
TTL集成逻辑门
不同类型门电路的接口
门电路应用举例
集成逻辑门电路
本章教学基本要求
要知道：逻辑电路高电平、低电平与正、负逻辑状态的关系，
CMOS与TTL系列逻辑电路内部所用器件的区别及各系列数字集成电路标 号的含义及其使用电压的范围。集成逻辑电路主要参数的含义及所表示的 性能。逻辑符号控制端符号上非号、小圆圈含义及其门电路上小圆圈符号 含义的区别。
Uth为门限电压
集成逻辑门电路 iC 临界饱和线 uI 增大使 iB 增大， S 为放大和饱和的交界点，这时的 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； T M S 大，uCEI减小。 相应地，IC(sat) 为临界饱和集电极电流； IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 O U N u
集成逻辑门电路
MOS管的开关特性
等效电路
截止状态
导通状态
MOS 管的栅极g与沟道及衬底 C1代表输入端的等效电容，它包含栅极与沟道之间的电容和 前级输出端的等效电容。在截止状态下，漏源之间的内阻非常 之间是绝缘的，极间电容的 9 R 10 ），可看作断路。在导通状态下，其内阻 RON 大（ OFF 泄放电阻非常高。 也可达到 K 数量级。
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
集成逻辑门电路 iC 临界饱和线
放大区
IB(sat)
M T IC(sat)
uI=UIH + uBE -
S Q
饱 和 区
截止区
O UCE(sat)
时，二极管 导通，输出 为低电平 uO UOL 0
集成逻辑门电路
一、二极管的开关特性
等效于 等 效 于
u和R 外电阻 外电压 均 R 较大 U 和电 较大 ,D ,但外电 阻 R较 的压降 压 u 较 小 ,D 的 和内阻 小 ,D的 压降和 均可忽 压降不 内阻不 略时 可忽略 可忽略 时 时
集成逻辑门电路
高电平和低电平为某规定范围的电位值，而非一 固定值。
高电平 高电平
低电平
低电平
正逻辑
负逻辑
集成逻辑门电路
2.1.1 二极管门电路
当输入信号 为高电平 当输入信号 为低电平
uI U IH VCC
时，二极管 截止，输出 为高电平 uO UOH VCC
uI U IL 0V
波形图
集成逻辑门电路
三、二极管或门
A 0 0 1 1 B 0 0 1 Z 0 1 1
波形图 1 1
逻辑式为
Z A B
只要输入端A、B中有高 电平，输出就是高电平 只有A、B同时为低电平时， Z 才是低电平
真值表
集成逻辑门电路
2.1.2 三极管门电路
iC M
临界饱和线
一、双极型三极管的开关特性 T
集成逻辑门电路
二、二极管与门
在输入端A、B中只要有 一个（或一个以上）为低电 平，则与该输入端相连的二 极管必然因获得正偏电压而 导通，使输出端Z为低电平。 只有A、 B同时为高电平时 输出Z才是高电平。 逻辑式为 Z
A B
集成逻辑门电路
真 值 表
A 0 0 1 1
B 0 1 0 1
Z 0 0 0 1
IC(sat)
uI=UIL
放大区
S Q A N B C
IB(sat)
+ uBE -
饱 和 区
O UCE(sat)
负载线 截止区
uCE
三极管关断的条件和等效电路源自当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
iB 0，iC 0，C、E 间相当 于开关断开。
uBE < Uth E
三极管 截止状态 等效电路
Y uO VP 截止， 输入为低电平 UIL = 0 V 时， uGSN = 0V < UGS(th)N ， VN 截止，
◎
D
D +G uGSN S -
uGSP VDD U GS(th) P
VP 导通， uOVDD , 为高电平。
可见该电路构成 CMOS 非门，又称 CMOS 反相器。 无论输入高低，VN、VP 中总有一管截止，使静态漏 极电流 iD 0。因此 CMOS 反相器静态功耗极微小。
◆ 先进的能够与TTL兼容的CMOS:ACT 5V ◆ 无输出缓冲器的高速CMOS:HCU
电 源 电 压
集成逻辑门电路
CMOS命名方法
C C 54/74 HC 04 M D
多层陶瓷双列直插 封装形式
55 ~ 125 C 工作温度范围
六反相器 高速CMOS 器件 系列 民用 品种 军用 CMOS 中国国际 器件类型 国标
集成逻辑门电路
2. 输入端噪声容限
在保证输出高、低电平基本不变（或者变化的大小不超过 允许限度）的条件下，输入电平的允许波动范围称为输入端噪 声容限。噪声容限越大，抗干扰能力越强。
U NH U NL 为在输出高电平的 为在输出低电 平的变化不大于 变化不大于 10% VDD DD 10% V 的条件下， 的条件下， 输入信号 输入信号高电平允 低电平允许的最大变化 许的最大变化量称 量称为 输入低电平噪 为高电平噪声容限。 声容限