IC半导体工艺技术简介
半导体工艺原理-集成电路制造工艺介绍
GND
Vi
T
Vo
R VDD
23
二）、MOS集成电路芯片制 造工艺
（N阱硅栅CMOS工艺）
24
1、CMOS工艺中的元器件结构
电阻
NSD和PSD电阻结构剖面图
25
多晶硅电阻结构剖面图
26
N阱电阻结构剖面图
27
电容
CMOS工艺中PMOS晶体管电容剖面图
28
CMOS工艺中N阱电容剖面图
29
多晶硅-多晶硅电容器剖面图
双极工艺主要分类
3
CMOS
●标准CMOS工艺（数字电路的主流工艺 技术）特点：互补的NMOS、PMOS，工 艺流程简单，集成度高
●模拟CMOS工艺（应用最广泛的模拟IC 工艺）特点：在标准CMOS的基础上集成 高品质的无源器件，此外对阈值电压精度 和耐压的要求更高
●RF CMOS（RF IC） 特点：依靠缩小光刻尺寸提高MOS晶体管 的速度，集成模拟IC所必需的高品质无源 器件
30
二极管
PSD/N阱齐纳二极管剖面图
31
PSD保护环肖特基二极管剖面图
32
MOS晶体管
N阱CMOS工艺中MOS晶体管剖面图
33
P阱CMOS工艺中MOS晶体管剖面图
34
双阱CMOS工艺中MOS晶体管剖面图
35
2、主要工艺流程图
36
衬底准备
P型单晶片
P+/P外延片
37
工艺流程：
氧化、光刻N-阱(nwell)
NBL
NSINK
P阱
PBL
57
●BCD（智能功率集成芯片） 特点：在BiCMOS优势的基础上再集成 DMOS等功率器件，是智能功率芯片的理 想工艺平台
集成电路制造中的半导体器件工艺
集成电路制造中的半导体器件工艺绪论随着信息技术的飞速发展，集成电路制造技术已成为现代电子工业的核心领域。
集成电路是现代电子产品的基础，在计算机、通讯、军事和工业等领域都有着广泛的应用。
而半导体器件工艺是集成电路制造技术的基石，其质量和效率直接决定了集成电路的性能和成本。
本文将从半导体制造的基本流程、光刻工艺、薄膜工艺、化学机械抛光、多晶硅工艺和后台工艺六个方面详细介绍集成电路制造中的半导体器件工艺。
一、半导体制造的基本流程半导体芯片制造的基本流程包括晶圆制备、芯片制造和包装封装。
具体流程如下：晶圆制备：晶圆是半导体器件制造的基础，它是由高纯度单晶硅材料制成的圆片。
晶圆制备的主要过程包括矽晶体生长、切片、抛光和清洗等。
芯片制造：芯片制造主要包括传输电子装置和逻辑控制逻辑电路结构的摆放和电路组成等操作。
包装封装：芯片制造完成后，晶体管芯片需要被封装起来的保护电路，使其不会受到外界环境的影响。
光刻工艺是半导体工艺中的核心部分之一。
光刻工艺的主要作用是将图形预设于硅晶圆表面，并通过光刻胶定位的方式将图形转移到晶圆表面中，从而得到所需的电子器件结构。
光刻工艺的主要流程包括图形生成、光刻胶涂布、曝光、显影和清洗等步骤。
三、薄膜工艺薄膜工艺是半导体制造中的另一个重要工艺。
它主要通过化学气相沉积、物理气相沉积和溅射等方式将不同性质的材料覆盖在晶圆表面，形成多层结构，从而获得所需的电子器件。
四、化学机械抛光化学机械抛光是半导体工艺中的核心工艺之一。
其主要作用是尽可能平坦和光滑化硅晶圆表面，并去除由前工艺所形成的残余物和不均匀的层。
化学机械抛光的基本原理是使用旋转的硅晶圆，在氧化硅或氮化硅磨料的帮助下，进行机械和化学反应，从而达到平坦化的效果。
五、多晶硅工艺多晶硅工艺是半导体工艺中的一个重要工艺，主要是通过化学气相沉积厚度约8至12个纳米的多晶硅层。
该工艺可以用于形成电极、连接线、栅极和像素等不同的应用。
多晶硅工艺的优点是不需要特殊的工艺装备，因此较为简单。
IC(双极型集成电路)工艺技术
N-Epi N+ 埋层
P Sub
金属1版
通孔版
金属2版
双层金属布线
压点（PAD）版
工艺控制计划（例）
工艺名称 控制项目 控制值 抽样大小 抽样频率
外延
厚度
8.0±0.5um 5点/1片
1.7 ±0.2cm 5.4 ±0.5 /sq
±600A 223 ±8/sq
1片/Lot
18V 8.0 0. 5um 1.70.2cm 36V 13.5 0.8um 4.3 0.43 cm
N-Epi N+ 埋层
P Sub
外延层参数选择
• 外延电阻率应主要满足BVbco的要求， 可查BV~Nd曲线 • 外延厚度 >Xjbc+Wbc +Wbn
基区 Epi Xjbc Wbc
埋层
Wbn
外延层的质量评价
• • • • 外延电阻率 外延厚度畸 埋层图形偏移，畸变及对策 缺陷（特别在有埋层图形处）
双极IC工艺流程
• 外延后氧化－DN光刻－ • 磷予淀积(5.40.5/sq)－磷扩散
N-Epi N+ 埋层
P Sub
DN版
双极IC工艺流程
• 去除全部氧化层，重新生长PAD氧化层
Brief Process flow & Mask
Sequence
• 23 Capacitor oxidation
• • • • • • • • • • • 24 25 26 27 28 29 30 31 33 33 34 Si3N4 deposition Contact photo/etch Metal1 deposition Metal1 photo/etch Oxide deposition Via photo/etch Metal2 deposition Metal2 photo/etch USG/SiN Deposition Pad photo/etch Alloy
IC工艺流程简介
晶体的生长晶体切片成wafer晶圆制作功能设计à模块设计à电路设计à版图设计à制作光罩工艺流程1) 表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
2) 初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术干法氧化Si(固) + O2 àSiO2(固)湿法氧化Si(固) +2H2O àSiO2(固) + 2H2干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。
干法氧化成膜速度慢于湿法。
湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。
当SiO2膜较薄时，膜厚与时间成正比。
SiO2膜变厚时，膜厚与时间的平方根成正比。
因而，要形成较厚的SiO2膜，需要较长的氧化时间。
SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。
湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。
氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。
因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。
SiO2膜为透明，通过光干涉来估计膜的厚度。
这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。
对其他的透明薄膜，如知道其折射率，也可用公式计算出(d SiO2) / (d ox) = (n ox) / (n SiO2)。
SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。
也可用干涉膜计或椭圆仪等测出。
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。
(100)面的Si的界面能级密度最低，约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。
(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。
半导体集成电路生产工艺
半导体集成电路生产工艺一、引言半导体集成电路（Integrated Circuit，简称IC）是现代电子技术的重要基础，广泛应用于计算机、通信、消费电子等领域。
而半导体集成电路生产工艺则是制造集成电路的关键环节，决定了集成电路的性能和质量。
本文将以半导体集成电路生产工艺为主题，介绍其基本概念、制造流程和常见工艺技术。
二、基本概念半导体集成电路生产工艺是指将半导体材料（如硅）加工成集成电路的过程。
其核心目标是在半导体材料上制造出微小的电子器件，并将其互连成功能完整的电路。
半导体集成电路生产工艺主要包括晶圆制备、晶圆工艺和封装测试三个阶段。
三、制造流程1. 晶圆制备晶圆是半导体集成电路制造的基础，通常由高纯度的单晶硅制成。
晶圆制备包括切割、抛光和清洗等步骤。
切割是将单晶硅锯成薄片，抛光是将薄片的表面磨光，清洗则是去除表面的杂质和污染物。
2. 晶圆工艺晶圆工艺是将晶圆上的半导体材料进行加工和改性，形成电子器件的过程。
主要包括掺杂、沉积、光刻、蚀刻和清洗等步骤。
掺杂是向半导体材料中引入掺杂剂，改变其电学性质；沉积是在晶圆表面形成薄膜，用于制造电极、介质等结构；光刻是利用光刻胶和光掩模，将特定图形投射到晶圆上；蚀刻是将晶圆表面的材料溶解或腐蚀，形成所需的结构；清洗是去除加工过程中产生的残留物和污染物。
3. 封装测试封装是将制造好的芯片封装到塑料或陶瓷封装体中，以保护芯片并提供电气连接。
封装工艺主要包括粘接、引线焊接和封装胶固化等步骤。
测试则是对封装好的芯片进行功能和可靠性测试，以确保芯片符合设计要求。
四、常见工艺技术1. CMOS工艺CMOS（Complementary Metal-Oxide-Semiconductor）工艺是目前集成电路制造中最常用的工艺之一。
它采用p型和n型MOSFET互补工作的原理，具有低功耗、低噪声和高集成度的特点，适用于各种应用场景。
2. BJT工艺BJT（Bipolar Junction Transistor）工艺是一种双极型晶体管工艺，适用于高频和高功率应用。
IC工艺流程简介
IC工艺流程简介IC工艺流程简介 (1)工艺流程................................................................................................... 错误！未定义书签。
1) 表面清洗 (1)2) 初次氧化 (1)3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。
(2)4) 涂敷光刻胶 (4)5) 此处用干法氧化法将氮化硅去除 (7)6) 离子布植将硼离子(B+3) 透过SiO2膜注入衬底，形成P型阱 (8)7) 去除光刻胶，放高温炉中进行退火处理 (8)8)用热磷酸去除氮化硅层，掺杂磷(P+5) 离子，形成N型阱 (9)9) 退火处理，然后用HF去除SiO2层 (9)10) 干法氧化法生成一层SiO2层，然后LPCVD沉积一层氮化硅 (9)11) 利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层 (10)12) 湿法氧化，生长未有氮化硅保护的SiO2层，形成PN之间的隔离区 (10)13) 热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜, 作为栅极氧化层。
(10)14) LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2保护层。
(10)15) 表面涂敷光阻，去除P阱区的光阻，注入砷(As) 离子，形成NMOS的源漏极。
用同样的方法，在N阱区，注入B离子形成PMOS的源漏极。
(10)16) 利用PECVD 沉积一层无掺杂氧化层，保护元件，并进行退火处理。
(10)17) 沉积掺杂硼磷的氧化层 (10)18) 濺镀第一层金属 (10)19) 光刻技术定出VIA孔洞，沉积第二层金属，并刻蚀出连线结构。
然后，用PECVD法氧化层和氮化硅保护层。
IC制备工艺技术
IC制备工艺技术IC制备工艺技术是指利用微纳米加工技术将电子器件集成到半导体材料上的过程。
IC制备工艺技术是当前先进电子技术中的关键技术之一，具有广泛的应用领域和重要的经济价值。
IC制备工艺技术的一般过程包括光罩制备、晶圆制备、光刻、薄膜沉积、雾化蚀刻、离子注入、扩散、金属化、测试和封装等步骤。
首先是光罩制备，在IC制备工艺技术中，光罩是通过光刻技术在光刻胶上形成的图案。
光罩中的图案决定了最终器件的形状和功能。
然后是晶圆制备，晶圆是IC制备的基础材料。
晶圆可以是硅、砷化镓、砷化磷等材料，在制备过程中需要对晶圆进行清洗、研磨和抛光等处理。
接下来是光刻，光刻是通过使用光刻机将光罩上的图案转移到光刻胶上的过程。
光刻胶是一种特殊的光敏材料，通过照射和显影等处理，将光罩上的图案转移到晶圆上。
薄膜沉积是指将需要的金属、氧化物或其他材料以一定的方式沉积在晶圆表面的过程。
薄膜可以用于制备晶体管和电容等器件。
雾化蚀刻是指利用酸或碱等溶液腐蚀晶圆表面的工艺。
通过控制蚀刻液的浓度和蚀刻时间，可以实现刻蚀深度的控制，从而形成所需的结构。
离子注入是指将需要的杂质离子注入到晶圆内部的过程。
离子注入可以改变晶圆内部的导电性能，用于制备电阻、电容等器件。
扩散是指将一种物质通过加热使其在晶圆内部扩散的过程。
扩散可以改变晶圆内部的杂质浓度分布，从而实现所需的结构和功能。
金属化是指在晶圆上沉积金属层，并通过光刻和蚀刻等工艺形成金属导线和连接结构。
金属化是制备IC中非常重要的一步，影响着器件的性能和可靠性。
最后是测试和封装，测试是对制备好的IC进行电性能测试，以确保IC的质量和性能。
封装是将IC芯片封装到塑料或陶瓷等包装材料中，并连接引脚和线路，以实现与外部电路的连接。
综上所述，IC制备工艺技术是一门复杂而精细的技术，涉及到多个工艺步骤。
随着科技的不断发展，IC制备工艺技术将继续不断创新和进步，为各个领域的电子器件提供更先进、更高性能的解决方案。
第1讲 半导体器件(IC)制作工艺简介
优点：掩模寿命长（可提高10 倍以上），图形缺陷少。 缺点：衍射效应使分辨率下降。 最小可分辨的线宽为：
Wmin 15 d 200 d
当
0.4m, d 5~ 25m 时，Wmin 1.4~ 3.2m
23
(3). 缩小投影曝光技术
光源
透镜
随着线宽的减小和晶片直径的 增大，分辨率与焦深的矛盾越来越 严重。为解决这一问题，人们开发 出了：
13
光源 wafer mask
14
正性光刻胶 硅片 掩膜 二氧化硅膜 光
1. 光刻 胶的涂 覆
2. 前烘
3. 曝光
显影液
4.显影
5. 后烘
6. 腐蚀
7. 光刻 胶的去 15 除
16
光刻 (Photolithography & Etching) 过程如下： 1．涂光刻胶 2. 前烘 3．掩膜对准 4．曝光 5．显影 6．刻蚀：采用干法刻蚀（Dry Etching） 7．去胶：化学方法及干法去胶 (1)丙酮中，然后用无水乙醇
2
Process Flow of Annealed Wafer
Crystal Growth
Si Crystal Wafering Slicing High Temp. Annealed Wafer Annealing (Surface Improvement）
Furnace
Polished Wafer
11
1. 图形转换（光刻与刻蚀工艺）
光刻是加工集成电路微图形结构的关键工艺技 术，通常，光刻次数越多，就意味着工艺越复杂。 另—方面，光刻所能加工的线条越细，意味着工艺 线水平越高。光刻工艺是完成在整个硅片上进行开 窗的工作。 光刻技术类似于照片的印相技术，所不同的是， 相纸上有感光材料，而硅片上的感光材料--光刻胶是 通过旋涂技术在工艺中后加工的。光刻掩模相当于 照相底片，一定的波长的光线通过这个“底片”， 在光刻胶上形成与掩模版（光罩）图形相反的感光 区，然后进行显影、定影、坚膜等步骤，在光刻胶 膜上有的区域被溶解掉，有的区域保留下来，形成 了版图图形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 硅晶圆尺寸是在半导体生产过程中硅晶圆使用的直径值。 硅晶圆尺寸越大越好，因为这样每块晶圆能生产更多的芯 片。比如，同样使用0.13微米的制程在200mm的晶圆上可 以生产大约179个处理器核心，而使用300mm的晶圆可以 制造大约427个处理器核心，300mm直径的晶圆的面积是 200mm直径晶圆的2.25倍，出产的处理器个数却是后者的 2.385倍，并且300mm晶圆实际的成本并不会比200mm晶 圆来得高多少，因此这种成倍的生产率提高显然是所有芯 片生产商所喜欢的。 然而，硅晶圆具有的一个特性却限制了生产商随意增 加硅晶圆的尺寸，那就是在晶圆生产过程中，离晶圆中心 越远就越容易出现坏点。因此从硅晶圆中心向外扩展，坏 点数呈上升趋势，这样我们就无法随心所欲地增大晶圆尺 寸。
（元件 / 芯片）
水平
小规模集成电路 中规模集成电路 大规模集成电路 特大规模集成电路 超大规模集成电路
年
缩写
SSI MSI LSI VLSI ULSI
单位芯片内的器件数
2 ~ 50 50 ~ 5000 5000 ~100 000 100 000 ~ 1 000 000 > 1 000 000
• 特征尺寸的减小和电路密度的提高产生的结果是：
1.3 集成电路
• 最早的集成电路仅是几个晶体管、二极管、电 容器、电阻器组成，而且是在锗材料上实现的， 是由德州仪器公司的杰克·基尔比发明的。如 图所示。右图是用平面技术制造的晶体管
坪区 -V
输出
+V
1.4 工艺和产品趋势
• 从以开始，半导体工业就呈现出在新工艺和器件 结构设计上的持续发展。工艺的改进是指以更小 尺寸来制造器件和电路，并使之具有更高的密度， 更多的数量和更高的可靠性。
第四步 封装
封装 良品芯片
被封装 并测试
良品
3 晶圆制备
3.1 概述
在这一章里，主要介绍沙子转变成晶体， 以及晶圆和用于芯片制造级的抛光片的生产步 骤。
高密度和大尺寸芯片的发展需要大直径 的晶圆，最早使用的是1英寸(25mm)，而现在 300mm直径的晶圆已经投入生产线了。因为 晶圆直径越大，单个芯片的生产成本就越低。 然而，直径越大，晶体结构上和电学性能的一 致性就越难以保证，这正是对晶圆生产的一个 挑战。
1.2 固态器件
• 固态器件不仅是指晶体管，还包括电阻器和电容 器。
• Ge合金管的缺点是工作温度低，电性能差。 • 50年代随着硅平面制造工艺的出现，很快就出现
了用硅材料制造的晶体管。 • 由于硅材料的制造温度(熔点温度1415℃)和硅晶
体管的工作温度都优于锗(熔点温度937℃) ，加 之SiO2的天然生成使得硅晶体管很快取代了Ge晶 体管。
中国芯技术系列
IC半导体工艺技术概述
技术创新，变革未来
目录
• 第一章：半导体产业介绍 • 第二章：器件的制造步骤 • 第三章：晶圆制备 • 第四章：芯片制造 • 第五章：污染控制 • 第六章：工艺良品率
第一章 半导体产业介绍
• 概述 微电子从40年代末的第一只晶体管（Ge合金管）
问世，50年代中期出现了硅平面工艺，此工艺不 仅成为硅晶体管的基本制造工艺，也使得将多个 分立晶体管制造在同在一硅片上的集成电路成为 可能，随着制造工艺水平的不断成熟，使微电子 从单只晶体管发展到今天的ULSI。
第二章 器件的制造步骤
• 半导体器件制造分4个不同阶段： 1.材料准备 2.晶体生长与晶圆准备 3.芯片制造4.封装
材料 准备
晶体生 长与晶 圆准备
晶圆 制造
封装
第一步 材料准备
第二步晶体生长与晶圆准备
第三步 芯片制造
制造
电性测试 （芯片分捡）
在晶圆 上制造 单个 电路
每个电路 进行电 测试
• 尺寸和数量是IC发展的两个共同目标。 • 芯片上的物理尺寸特征称为特征尺寸，将此定义
为制造复杂性水平的标准。
• 通常用微米来表示。一微米为1/10000厘米。
• Gordon Moore在1964年预言IC的密度每隔18～24 个月将翻一番，------摩尔定律。
一个尺寸相同的芯片上，所容纳的晶体管数量， 因制程技术的提升，每18个月到两年晶体管数量会加 倍，IC性能也提升1倍。现以1961年至2006年期间半 导体技术的发展为例加以说明，IC电路线宽由25微米 减至65纳米，晶圆直径由1英寸增为12英寸，每一芯 片上由6个晶体管增为80亿个晶体管，DRAM密度增 加为4G位，晶体管年销售量由1000万个增加到10的 18次方至19次方个，但晶体管平均售价却大幅下降 10的9次方倍。
回顾发展历史，微电子技术的发展不外乎包括 两个方面：制造工艺和电路设计，而这两个又是 相互相成，互相促进，共同发展。
1.1 半导体工业的诞生
• 电信号处理工业始于上个世纪初的真空管，真空 管使得收音机、电视机和其他电子产品成为可能。 它也是世界上第一台计算机的大脑。
• 真空管的缺点是体积大、功耗大，寿命短。当时 这些问题成为许多科学家寻找真空管替代品的动 力，这个努力在1947年 12月23日得以实现。也 就是第一只Ge合金管的 诞生。如图所示。
随着半导体材料技术的发展，对硅片的规格和质量也 提出更高的要求，适合微细加工的大直径硅片在市场中的 需求比例将日益加大。目前，硅片主流产品是 200mm，逐 渐向300mm过渡，研制水平达到400mm～450mm。据统 计，200mm硅片的全球用量占60%左右，150mm占20%左 右，其余 占20%左右。根据最新的《国际半导体技术指南 （ITRS）》，300mm硅片之后下一代产品的直径为 450mm；450mm硅片是未来22纳米线宽 64G集成电路的 衬底材料，将直接影响计算机的速度、成本，并决定计算 机中央处理单元的集成度。
• 信号传输距离的缩短和电路速度的提高，芯片或电 路功耗更小。
1.5 半导体工业的构成
• 半导体工业包括材料供应、电路设计、芯片制造和 半导体工业设备及化学品供应五大块。
• 目前有三类企业：一种是集设计、制造、封装和市 场销售为一体的公司；另一类是做设计和销售的公 司，他们是从芯片生产厂家购买芯片；还有一种是 芯片生产工厂，他们可以为顾客生产多种类型的芯 片。