数字逻辑复习题
数字逻辑复习题
一、填空题：1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
15、数字逻辑中的有与, 或, 非基本逻辑运算。
16、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
《数字逻辑》复习题
《数字逻辑》复习题一、选择题1.逻辑函数的表示方法中具有唯一性的是_________。
（ ）A.真值表B.布尔表达式C.逻辑图D.VHDL 语言2.Gray （格雷）码的特点是相邻码组中有________位码相异。
（ ）A ．三位 B.两位 C.一位 D.四位3.n 个变量的最小项是 。
（ ） A. n 个变量的积项，它包含全部n 个变量，每个变量可用元变量或非变量。
B. n 个变量的和项，它包含全部n 个变量，每个变量可用元变量或非变量。
C. n 个变量的积项，它包含全部n 个变量，每个变量仅为元变量。
D. n 个变量的和项，它包含全部n 个变量，每个变量仅为元变量。
4.最小项的逻辑相邻项是________。
A ．ABCD B. C. D.5. 下述BCD 码中，属于有权码的是________。
（ ）A.余3码B.循环码C.格雷码D.8421码6.若变量A ，B ，C ，D ，E 取值为10011时，某最小项的值为1，则此最小项是____。
（ ） A. B. C. D.7. 在下列电路中，不是组合逻辑电路的是________。
（ ）A. 编码器B. 锁存器C. 全加器D. 比较器8.要使译码器（74LS138）正常工作，使能控制端、、的电平信号应是____。
（ ） A ．100 B. 111 C.011 D.0009. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是 。
（ ） A.1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C ．1011--1100--1101--1110--1111 D.1011--1010--1001--1000--011110. 能实现从多个输入端中选出一路作为输出的电路称为________。
（ ）A.触发器B.计数器C.数据选择器D.译码器11. 设计一位十进制计数器，至少需要_______个触发器。
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
数字逻辑复习题有答案
数字逻辑复习题有答案1. 什么是数字逻辑中的“与”操作？答案：在数字逻辑中，“与”操作是一种基本的逻辑运算，它只有当所有输入信号都为高电平（1）时，输出信号才为高电平（1）。
如果任何一个输入信号为低电平（0），则输出信号为低电平（0）。
2. 描述数字逻辑中的“或”操作。
答案：在数字逻辑中，“或”操作是另一种基本的逻辑运算，它只要至少有一个输入信号为高电平（1），输出信号就为高电平（1）。
只有当所有输入信号都为低电平（0）时，输出信号才为低电平（0）。
3. 如何理解数字逻辑中的“非”操作？答案：“非”操作是数字逻辑中最基本的逻辑运算之一，它将输入信号的电平状态取反。
如果输入信号为高电平（1），输出信号则为低电平（0）；反之，如果输入信号为低电平（0），输出信号则为高电平（1）。
4. 解释数字逻辑中的“异或”操作。
答案：数字逻辑中的“异或”操作是一种逻辑运算，它只有在输入信号中有一个为高电平（1）而另一个为低电平（0）时，输出信号才为高电平（1）。
如果输入信号相同，即都是高电平或都是低电平，输出信号则为低电平（0）。
5. 什么是数字逻辑中的“同或”操作？答案：“同或”操作是数字逻辑中的一种逻辑运算，它只有在输入信号都为高电平（1）或都为低电平（0）时，输出信号才为高电平（1）。
如果输入信号不同，即一个为高电平一个为低电平，输出信号则为低电平（0）。
6. 什么是触发器，它在数字逻辑中的作用是什么？答案：触发器是一种具有记忆功能的数字逻辑电路，它可以存储一位二进制信息。
在数字逻辑中，触发器用于存储数据、实现计数、寄存器和移位寄存器等功能。
7. 简述D触发器的工作原理。
答案：D触发器是一种常见的触发器类型，它的输出状态由输入端D的电平决定。
当触发器的时钟信号上升沿到来时，D触发器会将输入端D的电平状态锁存到输出端Q，从而实现数据的存储和传递。
8. 什么是二进制计数器，它的功能是什么？答案：二进制计数器是一种数字逻辑电路，它能够按照二进制数的顺序进行计数。
数字逻辑题目及答案
1．表示任意两位无符号十进制数至少需要（）二进制数。
A．6 B．7 C．8 D．92．余3码10001000对应的2421码为（）。
A．01010101 B.10000101 C.10111011 D. 11101011 3．下列四个数中与十进制数（72）10相等的是( ) A．（01101000）2 B.（01001000）2C.（01110010）2D.（01001010）24．某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其高电平噪声容限UNH=( ) A．0.3V B.0.6V C.0.7V D.1.2V5．标准或-与式是由（）构成的逻辑表达式。
A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与6、对于TTL或非门多余输入端的处理，不可以（）。
A、接电源B、通过0.5kΩ电阻接地C、接地D、与有用输入端并联7．下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。
A. 与门B. 或门C. 非门D. 与非门8．以下电路中可以实现线与功能的有（）。
A.与非门B.三态输出门C.传输门D.漏极开路门9．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（）。
A．JK=00 B. JK=01 C. JK=10 D. JK=1110．设计一个四位二进制码的奇偶校验器，需要（）个异或门。
A．2 B. 3 C. 4 D. 511．相邻两组编码只有一位不同的编码是( )A．2421BCD码 B.8421BCD码 C.余3码 D.循环码12．下列电路中，不属于时序逻辑电路的是( )A．计数器 B.全加器 C.寄存器 D.RAM13．一个4位移位寄存器，现态为0111，经右移1位后其次态为( )A．0011或1011 B.1101或1110C.1011或1110D.0011或111114．为了将正弦信号转换成与之频率相同的脉冲信号，可采用( ) A．多谐振荡器 B.移位寄存器C.单稳态触发器D.施密特触发器15．一个6位地址码、8位输出的ROM，其存储矩阵的容量为( )bit.A．64×8 B.48 C.256 D.816．某8位DAC，当输入全为1时，输出电压为5.10V，当输入D=（10000000）2时，输出电压为( )A．5.10V B.2.56V C.1.28V D.都不是17．PROM是一种__________可编程逻辑器件。
数字逻辑复习题 Microsoft Word 文档
本科试卷（一）一、选择题（每小题1分，共15分）1．八进制数8(375.236)的十六制数是________。
A.16(7.4)D F B.16(7.4)D E C. 16(7.4)C F D. 16(7.3)D F2.下列逻辑函数中，与（A+B ）(A+C)等价的是_____。
A. F=AB B.F=A+B C. A+BC D. F= B+C3．函数F 的卡诺图如图1-1，其最简与或表达式是_____。
A. D B A D B A F +=D C A +B. D B A D C A C B A F ++=C. D C A D B A C B A F ++=D. D B A D B A D B A F ++=4．4:10线译码器，输入信号端有_____个。
A. 10 B. 2 C. 3 D.45．用四选一数据选择器实现函数Y =0101A A A A +，应使______。
A.D 0=D 2=0，D 1=D 3=1 B.D 0=D 2=1，D 1=D 3=0C.D 0=D 1=0，D 2=D 3=1D.D 0=D 1=1，D 2=D 3=06． 图1-2所示的组合逻辑电路，其函数表达式为______。
A ． F AB BD CD =++B ．(0,4,5,7,8,12,13,14,15)F m =∑ C ． (1,2,3,6,9,,10,11)F m =∑ D ．(0,8,12,14,15)F m =∑ ABBDC---D-- 图1-2 图1-37．时序电路中不可缺少的部分为_______。
A. 组合电路 B. 记忆电路 C. 同步时钟信号 D. 组合电路和记忆电路8．与非门构成的基本RS 触发器如图1-3 所示，欲使该触发器保持现态，即1n n Q Q +=，则输入信号应为_____。
A ．S=R=0B ．S=R=1C ．S=1，R=0D ．S=0，R=19．n 个触发器构成的计数器中，有效状态最多有____个。
(完整word版)数字逻辑期末复习题汇总
一、选择题（每小题2分，共20分）1． 八进制（273）8中,它的第三位数2 的位权为___B___。
A ．(128)10B ．（64)10 C ．(256）10 D ．(8）10 2。
已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3。
数字系统中，采用____C____可以将减法运算转化为加法运算.A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____.A ． D CB A F +++= B ．D C B A F +++=C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
8。
如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图,若要显示字符“5"，则译码器输出a ～g 应为____C______.A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分)11。
TTL电路的电源是__5__V ，高电平1对应的电压范围是__2.4-5____V.12。
数字逻辑复习题
数字逻辑复习题数字逻辑是计算机科学中的重要基础，涉及到数字信号和逻辑门等概念。
为了更好地复习数字逻辑知识，下面将给出一些复习题供大家参考。
1. 在二进制编码中，7的补码是多少？答案：01112. 将十进制数23转换为八进制数。
答案：273. 将十进制数12转换为二进制数。
答案：11004. NAND 门和 NOR 门的真值表分别是什么？答案：NAND 门的真值表如下所示：A B Output0 0 10 1 11 0 11 1 0NOR 门的真值表如下所示：A B Output0 0 10 1 01 0 01 1 05. 设计一个电路，使用 AND 门和 OR 门来实现 NAND 门的功能。
答案：以下是一个实现 NAND 门的电路：A ----| AND 门 |----\OR 门 -- OutputB ----| |----/6. 用 Karnaugh 地图简化逻辑函数F(A, B, C) = Σ(0, 2, 4, 5, 7)答案：根据 Karnaugh 地图的规则，将输入变量 A, B, C 的所有可能组合情况列出，并标记逻辑函数 F 的结果。
然后将相邻的 1 所构成的矩形进行圈出，得到简化后的逻辑函数。
7. 设计一个由仅 NAND 门构成的全加器电路。
答案：一个由仅 NAND 门构成的全加器电路如下所示：A ----\ /---- SumB ----> NAND 门 --| ||C ----/ \---- Carry8. 将十进制数27转换为十六进制数。
答案：1B9. 将十六进制数9F转换为二进制数。
答案：1001111110. 将二进制数1010转换为八进制数。
答案：12以上是一些数字逻辑的复习题，希望通过这些题目的回顾，能够加深对数字逻辑的理解，并为接下来的学习打下坚实的基础。
通过练习和理解这些题目，相信大家能够更好地掌握数字逻辑的知识。
祝大家学有所成！。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字逻辑》复习题一选择题1．逻辑表达式Y=AB可以用 ( C ) 实现。
A.正或门B.正非门C.正与门D.负或门2．在( A )的情况下，“或非”运算的结果是逻辑 1 。
A．全部输入是0 B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为13．CMOS数字集成电路与TTL数字集成电路相比突出的优点是( A )。
A. 微功耗B. 高速度C. 高抗干扰能力D. 电源范围宽4.在下列逻辑电路中，不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 寄存器5．一块数据选择器有三个地址输入端，则它的数据输出端最多应有（ D ）。
A.3B.6C.7D.86．组合逻辑电路的特点是（ B ）。
A. 输出与以前输入有关B. 输出只由当时输入决定C. 输出与原来输出有关D. 输出由当时和以前输入共同决定7．若在编码器中有90个编码对象，则要求输出二进制代码位数为( C )位。
A.5B.6C.7D.88．数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C ）。
A.2路B.全部C.1路D. 4路9．八路数据分配器，其地址输入端有( C )个。
A.1B.2C.3D.4E.810．同步计数器和异步计数器比较，同步计数器的显著优点是( A )。
A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制11．8 位移位寄存器，串行输入时经( D )个脉冲后，8位数码全部移入寄存器中。
A.1B.2C.4D.812．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容( D )。
A.全部改变B.全部为0C.不可预料D.保持不变13．基本的逻辑运算是（ C ）。
A. 异或B. 与非C. 与、或、非D. 或非14．格雷码的特点是位置相邻的数码中只有（ A ）。
A. 一位不同B. 二位不同C. 高位相同，其他全不同D. 各位全不同15．函数F= <!--[if !vml]--><!--[endif]-->的反函数是（ A ）。
A. <!--[if !vml]--><!--[endif]-->B.<!--[if !vml]--><!--[endif]-->C. <!--[if !vml]--><!--[endif]-->D.<!--[if !vml]--><!--[endif]-->16. 三极管可作为无触点开关用，当它处于截止状态时，相当于开关处于（ B ）。
A. 闭合状态B. 断开状态C. 时断时开 D. 先断后开17. 要区分60个数符，至少需（ C ）位二进制代码。
A.4 B5 C.6 D.718．已知全加器三个输入端 <!--[if !vml]--><!--[endif]--> ，则其输出端 <!--[if !vml]--><!--[endif]--> （ D ）。
A. 00B.01C.10D.1119．下列电路中属于组合逻辑电路的是（ B ）。
A. 同步D触发器B. 译码器C. 寄存器D. 计数器20．一个8选1数据选择器的数据输入端有( D )个。
A.1B.2C.4D.821．同步时序电路和异步时序电路比较，其差异在于后者( B )。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关22．一位8421BCD码计数器至少需要( B )个触发器。
A.3B.4C.5D.10 23．只读存储器ROM在运行时具有( A )功能。
A.读/无写B. 无读 /写C.读/写D. 无读 /无写24． <!--[if !vml]--><!--[endif]--> ( B )。
A．0 B.1 C. 不定 D. 不可能得出结果25．已知半加器的两个输入端 <!--[if !vml]--><!--[endif]-->，则其输出端的状态 <!--[if !vml]--><!--[endif]-->（ B ）。
A.00B.01C.10D. 1126．四变量的卡诺图，每个小方格最多有（ C ）相邻小方格。
A.2个B.3个C. 4个 D.5个27 .在下列逻辑电路中，不是组合逻辑电路的有( D )。
A. 译码器B. 编码器C. 全加器D. 计数器28．三位二进制编码器的8个输入端 <!--[if !vml]--><!--[endif]-->~<!--[if !vml]--><!--[endif]-->中，如果只有 <!--[if !vml]--><!--[endif]-->是低电平，其余输入端均为高电平，则其输出状态<!--[if !vml]--><!--[endif]-->（ D ）。
A.111B.000C.101D.11029．四路数据分配器，其地址输入端有( B )个。
A.1B.2C.3D.4E.830．全加器有(B )个输出端。
A.1B.2C.3D.431．下列逻辑电路中为时序逻辑电路的是( C )。
A.译码器B.加法器 C寄存器 D.数据选择器32．随机存取存储器具有( A )功能。
A.读/写B. 无读 /写C.只读D.只写33 ‘A’、‘0、’和‘a’的ASCII码分别是（A）A . 65 、48 和61HB . 41 、30 和61C . 41H 、30 和61D . 41H 、30H 和61二、判断题（在括号中划√或×，然后填入下表与号对应的框中，否则不计分）1．集电极开路门有高电平、低电平、高阻等状态。
( x )2．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
（√）3．一般TTL 门电路的输出端可以直接相连，实现线与。
（ x ）4．组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（ x ）5．同步时序电路具有统一的时钟 CP 控制。
（√）6．计数器的模是指构成计数器的触发器的个数。
（ x ）7．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（ x ）8．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（ x ）9．CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与。
（√）10．用数据选择器可实现时序逻辑电路。
（ x ）11．编码与译码是互逆的过程。
（√）12．时序电路不含有记忆功能的器件。
（ x ）13．计数器的核心元件是触发器。
（√）14．若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（√）15．TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。
（√）16．共阴接法的七段显示器，要用有效输出为高电平的显示译码器来驱动。
（√）17．二进制译码器相当于是一个最小项发生器，可以用其实现组合逻辑电路。
（√）18．异步时序电路的各级触发器类型不同。
（ x ）19．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
（ x ）20．TTL电路可直接驱动CMOS电路。
（x）21. CMOS电路可直接驱动TTL电路。
（√）22 一个真值表可能对应多个逻辑函数表达式 (√)23门电路多余输入端的处理方法是:与门的多余端上拉到电源或多并接；或门的多余端接地 (√)三、填空题数据转换部分：1．(10110010.1011 )2=( 262.54 )8=( B2.B )16(43)D =(101011)2=(53)8(127)D =(1111111)2=(177)8(254.25)D =(11111110.01)2=(376.2)8(2.718)D =(10.10110111)2=(2.54)8(101001)B =(0010 1011)2=(29)16(11.01101)16=(0011.0110 1000)2=(3.68)16(0111 1000)8421BCD = ( 1001110 )2= ( 78 )10习题 1.2.3 1.2.4补码部分：1. –81和+81的8位二进制补码分别为: 10101111和 010100012. 补码为 00101011和11111100对应的数分别为: 43和-4ASCII码部分：‘A’、‘0、’和‘a’的ASCII码分别是（A）A . 65 、48 和61HB . 41 、30 和61C . 41H 、30 和61D . 41H 、30H 和613．八路数据分配器，其地址输入端有 3 个。
4．触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。
6．一个8选1的数据选择器的数据输入端有____8 个。
7．触发器有 2 个稳态，实现九进制计数器，最少用 4 个触发器。
9．101 键盘的编码器输出 7 位二进制代码。
第七，八章部分1 消去竞争冒险的方法有消去互补乘积项、增加乘积项以避免互补项相加、输出端并联电容等2施密特触发器可用于波形变换、波形整形与抗干扰、幅度鉴别等3 单稳态电路可应用于定时，延时和消除噪声等4．存储器2716为2K×8位的EPROM，有 11 条地址线，有 8 条数据线。
5．存储器2732为4K×8位的EPROM，有 12 条地址线，有 8 条数据线。
6．用2716（2K×8）构成容量为（8K×16）的存储器，需要8 片2716。