《数字逻辑电路》试题及参考答案
数字逻辑-习题以及习题答案
AD
F的卡诺图
ACD
G的卡诺图
根据F和G的卡诺图，得到：F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 3.4 在数字电路中，晶体三极管一般工作在什么状态？
答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
111110
1100110
⊕ ⊕⊕⊕ ⊕
10 000 1
⊕ ⊕⊕⊕ ⊕⊕
10 101 01
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码
(1100110)2 =( 101?0101 )格雷码
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题
2.2 用逻辑代数的公理、定理和规则证明下列表达式：
⑴ AB AC AB AC
⑵ AB AB AB AB 1
⑶ AABC ABC ABC ABC
证⑴：AB AC
AB AC
A B A C
AA AC BA BC
证⑶：AABC
A A B C
AB AC
第1章习题 1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？
答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别：组合逻辑电路无记忆功能， 时序逻辑电路有记忆功能。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第1章习题 1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。
第2章习题 2.8 ⑴ ②求出最简或-与表达式。
两次取反法
圈0，求F 最简与或式。
数字逻辑电路复习题与答案
_、单选题1、十进制整数转换为二进制数一般采用（）。
A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。
A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。
A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。
A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。
A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。
A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。
A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。
A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。
A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。
A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。
B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。
A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。
《数字逻辑电路》试题及参考答案
《数字逻辑电路》在线作业参考资料一、单选题1. 一位8421BCD计数器，至少需要（B）个触发器A 3B 4C 5D 102. 在（A）的情况下，函数运算的结果是逻辑“1”A全部输入是“0” B任一输入是“0” C任一输入是“1” D全部输入是“1”3. 表示两个相邻脉冲重复出现的时间间隔的参数叫（A ）A.脉冲周期B.脉冲宽度C.脉冲前沿D.脉冲后沿4. 只能读出不能写入，但信息可永久保存的存储器是（A）A.ROMB.RAMC.RPROMD.PROM5. 在（D）的情况下，函数Y=AB运算的结果不是逻辑“0”。
A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”6. 下列哪些信号一定不属于数字信号（A）A.正弦波信号B.时钟脉冲信号C.音频信号D.视频图像信号7. 在（B）的情况下，函数Y=/（AB）运算的结果不是逻辑“0”。
A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”8. 符合六变量m5的相邻最小项，有下列（C ）说法成立A. 共有5 个相邻最小项B. m0、m4、m7、m13是它的相邻项C. 共有6 个相邻最小项D. m4、m21、m13、m38是它的相邻项9. 下列器件中，属于时序部件的是（A）A.计数器B.译码器C.加法器D.多路选择器10. 在n变量的逻辑函数F中，有（C ）A. 若mi为1，则Mi也为1B. 若F所有mi为0，则F为1C. 若F所有Mi为1，则F为1D. F的任一最小项标记为mni( i = 1~2n )11. 半加器的逻辑功能是（A）A. 两个同位的二进制数相加B. 两个二进制数相加C. 两个同位的二进制数及来自低位的进位三者相加D. 两个二进制数的和的一半12. 1路—4路数据分配器有（A）A.一个数据输入端，两个选择控制端，四个数据输出端B.四个数据输入端，两个选择控制端，一个数据输出端C.一个数据输入端，一个选择控制端，四个数据输出端D.四个数据输入端，一个选择控制端，一个数据输出端13. 全部的最小项之和恒为（B）A.0B.1C.0或1D.非0非114. 对于四变量逻辑函数，最小项有（D）个A.0B.1C.4D.1615. 逻辑表达式A+BC=( C )A. ABB. A+CC. (A+B)(A+C)D. B+C16.在（A）的情况下，函数运算的结果不是逻辑“1”A全部输入是“0” B 任一输入是“0”C任一输入是“1” D全部输入是“1”17. 十进制数25用8421BCD码表示为(B )。
数字逻辑电路
《数字逻辑电路》习题答案一、单选题1、一个最大4位的十进制数转换成二进制数，至少需要（ A ）位。
A、12B、10C、9D、72、当x= －10000时，则有（ D ）。
A、[x]原= 100000 B、[x]反= 100001C、[x]补= 101111D、[x]补= 1100003、奇偶校验码满足（ B ）。
A、能纠错的要求B、发现单错的能力C、对码的位序有特定要求D、传输正确的代码的校验和必为零4、在n变量的逻辑函数F中，有（ C ）。
A、若mi为1，则Mi也为1B、若F所有mi为0，则F为1C、若F所有Mi为1，则F为1D、F的任一最小项标记为mni( i = 1~2n )5、输入无反变量函数F的化简，讨论的是（ B ）。
A、函数F的标准与或式B、用禁止逻辑法寻找F的共享禁止项C、函数F中不能出现非运算D、在F的卡诺图上所有的质蕴涵6、符合六变量m5的相邻最小项，有下列（ C ）说法成立。
A、共有 5 个相邻最小项B、m0、m4、m7、m13是它的相邻项C、共有6 个相邻最小项D、m4、m21、m13、m38是它的相邻项7、在状态化简中，判断状态等效与状态相容时不同点是（ A ）。
A、传递性B、次态应满足的条件C、隐含表的作用D、最大等效类与最大相容类的的确定8、下列哪些信号属于数字信号（ B ）。
A、正弦波信号B、时钟脉冲信号C、音频信号D、视频图像信号9、十进制整数转换为二进制数一般采用（ A ）。
A、除2取余法B、除2取整法C、除10取余法D、除10取整法10、在（ D ）的情况下，函数ABY 运算的结果是逻辑“1”A、全部输入是“0”B、任一输入是“0”C、任一输入是“1”D、全部输入是“1”11、逻辑表达式ABC =（ B ）A 、CB A ++ B 、C B A ++ C 、C B A ++D 、C B A ••12、全部的最小项之和恒为（ B ）A 、0B 、1C 、0或1D 、非0非113、八进制（273）8中，它的第三位数2 的位权为（ B ）。
数字逻辑电路期末考试试卷及答案word精品
数字逻辑电路 3卷答案 第1页共8页期末考试试题(答案)考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110分钟八进制(273) 8中，它的第三位数2的位权为___B.A . (128)10B . (64)10C . (256)10D . (8)10 已知逻辑表达式^AB AC BC 与它功能相等的函数表达式B __ 。
A . F 二ABC . F =AB ACD . F =AB BC3.数字系统中，采用 _____ C ― 以将减法运算转化为加法运算。
A . 原码B . ASCII 码C . 补码D . BCD 码 4 .对于如图所示波形,其反映的逻辑关系是 —B _______ 。
A .与关系B .异或关系C .同或关系D .无法判断 5. 连续异或1985个1的结果是 ______ B ____ o A . 0 B . 1 C .不确定 D .逻辑概念错误XXXX 学院 _姓名系 _______ 级 学号 _____B . (64)10 2. 毛 、选择题(每小题2分，共20 分)装数字逻辑电路3卷答案 第2页共8页i 9.下列器件中，属于时序部件的是 A _i A .计数器 B .译码器 C .加法器6. 与逻辑函数F =A B C D功能相等的表达式为 A . F =A +B +C +DF 二ABC DB F=A 亠B 亠C 亠D D . F 二 AB C DA& BVCENA&F BVFCENCD8.如图所示电路，若输入 CP 脉冲的频率为100KHZ 则输出Q 的频率为 ____ D ___ 。
CPQD> C—QA . 500KHz C . 100KHzB . 200KHzD . 50KHZ D .多路选择器7.下列所给三态门中，能实现C=0时，F=AB ； C=1时，F 为高阻态的逻辑10•下图是共阴极七段LED数码管显示译码器框图，若要显示字符“ 5”, 则译码器输出a〜g应为_________ C____ 。
《数字逻辑电路》试题及答案
、填空题( 1-5小题每空 1分， 6-10 小题每空 2分，共20分)1.(16.25) 10 = ( _____________________ ) 2 = ( ) 8 = ( ) 162．三态门输出的三种状态分别为：、和。
3.基本 RS 触发器的约束条件是______________ 。
4.多谐振荡器是一种波形_______ 电路，它没有稳态，只有两个_______ 。
5.把 JK 触发器改成 T 触发器的方法是____________ 。
6.F(A,B,C,D) A (B C (D E) ) 的对偶式为________________________________ 7．十进制数( -12 )的补码形式为_____________________ 。
8.某信号采集系统要求一片 A/D 转换器集成芯片在 1S内对 16 个热电偶的输出电压分时进行 A/D 转换。
已知热电偶输出电压范围为 0~0.025V(对应 0~450 o C温度范围)，需要分辨的温度为 0.1 o C，试问选用位的 A/D 转换器。
9.RAM 存储器地址线 4 条，数据线 8 条，其存储容量为_______ 。
10.写出下图有 ROM 构成的组合逻辑函数式 Y2= ____________________ 。
二、逻辑函数化简证明题(共 3题，共 20 分)1.(6 分)用公式法化简下面逻辑函数为最简与或式F(A,B,C) (ABC) (AB )2.(6 分)证明下面逻辑恒等式，方法不限。
(A C )(B D)(B D ) AB BC3．(8 分)用卡诺图法求下面逻辑函数的反函数，用最简与或式表示。
F(A,B,C,D) ABC ABD C D ABC ACD ACD三、电路分析题（共 4题，共 30 分）1.（6 分）分析如图所示组合逻辑电路的功能。
（1）写出 Y 的输出表达式；（ 2）列出输入 A、B、C 和输出 Y 之间关系的真值表；（3）说明电路的逻辑功能。
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
《数字逻辑电路》试题及参考答案
一、 填空题（40分，每空2分，除非特殊声明）1、(57.25)10=(111001.01 )2 = ( 71.2 )8; -26的二进制反码为（100101 ），补码为（ 100110 ）。
（每空一分）2、为了给345位同学进行2进制编码，至少需要（ 9 ）位编码位数3、写出图1中Y=( 同或 )图14. 在图2中，当输入为高电平，C 端接地，则输出为( 高阻抗 )图25. Y=（A+(BC)’）’+D, 则 Y ’=(( A+B ’+C ’)D ’ )6. 在图3中，T1属于 P 沟道增强 型三极管。
当输入U i 为高电平时，___T2___导通，输出U o 为__低电平_____。
图37. 组合逻辑电路和时序逻辑电路的根本区别在于_组合电路无记忆功能，时序电路有记忆T1T2功能，_ 体现在电路上为：___组合电路无反馈，时序电路有反馈____。
8. 请写出JK 触发器的特性方程___Q*=JQ ’+K ’Q_______________.9. 用JK 触发器转换为T 触发器功能，那么J= T ；K= T 。
（每空一分） 10. 为构成4096×8的RAM ，需要 8 片1024×4的RAM 。
11. 状态机分为米利和摩尔两种类型，某状态机电路，输入为X 、状态变量为Q 0Q 1Q 2，若输出为Y= X’Q 0Q 2’，则该状态机属于 米利 型。
12. 施密特触发器、单稳态触发器和多谐振荡器中，__施密特触发器_____的稳态数最多。
13. 10位倒T 电阻网络DA 转换器。
如图4，当输入为10 0000 0000时，输出电压为V o =5V 则 V REF 为 10 V 。
14. 某D/A 转换器中，输入的数字量为8位，则其理论转换精度为___1/255_______。
9、图2中，用555定时器组成的多谐振荡器电路中，若R1= 10k Ω，R2=5k Ω, C=0.01μF ，Vcc=10V ，则该电路的震荡频率为 5/ln2= 7.2 kHz 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、填空题（共15空，每空2分，共30分）1.二进制数（1110.0111）2对应的等值十六进制数为____E.7_______。
2. 十进制数 -13的8位二进制补码为____11110011________。
3.与普通二进制代码相比，格雷码最大优点是相邻两个代码之间有___1_____位发生变化。
4. 逻辑表达式''=++()Y AB C D 的反演式为(())Y A B C D '''''=+。
5. 若使JK 触发器的J=K ，构成的新触发器称为____T_____触发器。
6. 基本RS 触发器的约束条件是_____RS=0____。
7. 写出两个逻辑变量A 、B 的全部最小项,,,AB A B AB A B ''''。
8. 三态门逻辑符号如下图，写出输出Y 与输入A 和EN '之间的关系01A E N Y EN ''=⎧=⎨'=⎩高阻态。
9. 下图所示由T 触发器构成的电路中，初始状态为Q=0，写出在连续4个时钟信号作用下，Q 的4个输出结果依次为___1 0 1 0____。
8题图 9题图10.如下面真值表所示，写出Y 与A 、B 逻辑表达式的最简与或形式：Y(A,B)=+A B ''。
11.8线-3线优先编码器输入为I 0-I 7，当优先级别最高的I 7有效时，输出210Y Y Y '''=__000__。
12.一个四输入端或非门，使其输出为1的输入变量取值组合有__15___种。
13.四位左移寄存器预置1011，其串行输入端固定接0，在2个移位脉冲作用下，得新的四位数据为__1100__。
14. A/D 转换过程中，量化级越多，电路越复杂，转换精度越__高___。
15. 若10位D/A 转换器的V REF =-10V ，输入数字量最高位为1，其它位均为0，求输出模拟电压值___5V___。
A B Y 0 0 1 0 1 1 1 0 1 11得分二、综合题（共8题，共70分）1.（5分）利用对偶定理和逻辑代数的相关公式将下面逻辑函数化为最简与或式。
()()()()Y A A B A D B C A C E F ''=++++++解：对偶式为+DYA AB A D BC ACEF ''=+++将对偶式化简原表达式最简形式：2.（5分）用真值表方法证明下面逻辑恒等式成立。
()A B A B ''⊕=⊕解：根据已知列真值表由真值表可见：A 、B 取值相同时，等式左右两端的表达式结果也相同，所以()A B A B ''⊕=⊕成立。
3.（10分） 分析如右图所示的组合逻辑电路： （1）写出输出逻辑表达式，并化为最简与或式； （2）列出真值表，说明逻辑功能。
解：（1）根据逻辑图可得逻辑表达式为将逻辑函数化简得：得分=(1)D Y A B CEF A D B CA A DBC AD B C''++++''=++'=++'=+'=+()F AD B C AB D ACD112211122212(,,,)(()()())Y x y x y x y x x y x y y ''''''''=11221112221211122212(,,,)(()()())=++Y x y x y x y x x y x y y x y x x y x y y ''''''''=''''（2）根据逻辑表达式列出真值表：x1x2y1y2Y x1x2y1y2Y0 0 0 0 0 1 0 0 0 10 0 0 1 0 1 0 0 1 10 0 1 0 0 1 0 1 0 00 0 1 1 0 1 0 1 1 00 1 0 0 1 1 1 0 0 10 1 0 1 0 1 1 0 1 10 1 1 0 0 1 1 1 0 10 1 1 1 0 1 1 1 1 0由真值表可知，该电路的功能为比较两个两位二进制数的大小，令x＝x1x2，y＝y1 y2，当x > y 时，输出为1，否则为0.4.（10分）关于1位全加器，完成下面问题：（1）用3-8译码器（74HC138）和必要的门电路设计1位全加器，写出设计过程，并画出设计电路。
（2）除了（1）中的方案外，再从已学电路中列举出两种可以用来设计1位全加器的电路。
解：（1）列出全加器的真值表如下，其中A、B为两个加数，S为和位，C为来自低位的进位，O为向高位的进位A B C S O0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表写出S和O的表达式：S A B C A BC AB C ABCO A BC AB C ABC ABC''''''=+++⎧⎨'''=+++⎩ 根据3-8译码器的逻辑功能，可得：12473567('''')('''')S Y Y Y Y O Y Y Y Y '=⎧⎨'=⎩得电路图如下：（2）除了方法（1）外，还可以用基本门电路或者数据选择器实现全加器。
5.（6分）555定时器功能表如表所示，分析如图所示由555 定时器构成的电路： （1）说明电路名称和逻辑功能；（2）在输入波形下方画出其对应的输出波形。
解：（1）该电路为施密特触发器，它的逻辑功能是可以进行波形的整形。
（2）电路输出波形如下输入输出清零端 (引脚4)v i1(引脚6) v i2(引脚2) v o（引脚3）三极管 T D 0 × × 0 导通 1 >(2/3)V CC >(1/3)V CC 0 导通 1 <(2/3)V CC >(1/3)V CC 保持 保持 1 <(2/3)V CC <(1/3)V CC 1 截止 1>(2/3)V CC<(1/3)V CC1截止6.（10分）用十六进制计数器74161（功能表如下）和必要的门电路设计一个带有输入端A 的计数器，A=0为十进制，A=1为十二进制。
要求用置数法，写出设计步骤，直接在下面所给的74161计数器基础上画图。
解：根据161功能表和题目要求，得出当一个计数循环结束时, LD 的表达式。
A=0时，为十进制，即 32101001Q Q Q Q =（9）时， 30LD Q Q =A=1时，为十二进制，即 32101011Q Q Q Q =（11）时， 310LD Q Q Q = 于是可得：根据上述表达式，画出电路图74LS161功能表 CLK R D ′ LD ′ EP ET工作状态 ╳ ↑ ╳ ╳ ↑ 0 1 1 1 1 ╳ 0 1 1 1 ╳ ╳ ╳ ╳ 0 1 ╳ 0 1 1 置零（异步） 预置数（同步） 保持（包括C ） 保持（C=0） 计数 30310()LD A Q Q AQ Q Q '''=+7.（12分）分析下图所示电路：（1）写出 驱动方程、状态方程、和输出方程； （2）画出状态转换图（设初始状态为Q 3Q 2Q 1=000）。
解：（1）根据电路图得驱动方程将驱动方程代入JK 特性方程 *Q JQ K Q ''=+ 得状态方程输出方程 23Y Q Q =（2）将各状态代入状态方程和输出方程，得状态转换图112312121331232()1()J Q Q K J Q K Q Q J Q Q K Q '==⎧⎪⎪'''==⎨⎪==⎪⎩1231212123312323*()**Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q ⎧''=⎪⎪'''=+⎨⎪''=+⎪⎩8.（12分）用D 触发器和必要的门电路设计一个十一进制计数器，写出详细设计过程，并检查所设计的电路能否自启动。
解：因为有11个状态，所以共需要4个触发器，卡诺图如下，根据带有无关项的卡诺图化简规则，得状态方程和输出方程为：将上述方程代入D 触发器特性方程Q*=D ，可得各触发器输入端D 即为上述方程的Q*根据该状态方程组，画电路图0000010100111001011101Q 2Q 1Q 0y1111Q 1Q 0Q 3Q 200 01 11 100001 0010 0100 001100 01 11 100101 0110 1000 01111001 1010 0100331210221202101103100301031****Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q C Q Q ⎧'=+⎪⎪'''=++⎪⎨'''=+⎪⎪''''=+⎪⎩=因为4个触发器共可以产生16种状态，将11进制以外的5种状态代入方程，可得如下完整的状态转换图，因此电路可以自启动。