(完整版)集成电路工艺原理期末试题
《集成电路测试》期末复习题库【附答案】
《集成电路测试》期末复习题库【附答案】《集成电路测试》期末复习题库【附答案】（试题按章节分类）【填空】1、切筋成型其实是两道⼯序：切筋和打弯，通常同时完成。
2、对SMT装配来讲，尤其是⾼引脚数⽬框架和微细间距框架器件，⼀个突出的问题是引脚的⾮共⾯性。
3、打码⽅法有多种，其中最常⽤的是印码：包括油墨印码(ink marking)和激光印码(Laser Marking)两种。
4、在完成打码⼯序后，所有器件都要100％进⾏测试。
这些测试包括⼀般的⽬检、⽼化试验和最终的产品测试。
5、对于连续⽣产流程，元件的包装形式应该⽅便拾取，且不需作调整就能够应⽤到⾃动贴⽚机上。
【选择】1、⽓密性封装是指完全能够防⽌污染物（液体或固体）的侵⼊和腐蚀的封装形式，通常⽤作芯⽚封装的材料中，能达到所谓⽓密性封装的只有：⾦属、陶瓷和玻璃2、⾦属封装现有的封装形式⼀般包括平台插⼊式⾦属封装、腔体插⼊式⾦属封装、扁平式⾦属封装和圆形⾦属封装等。
3、根据所使⽤材料的不同，元器件封装主要分为⾦属封装、陶瓷封装和塑料封装三种类型。
4、⾦属封装由于在最严酷的使⽤条件下具有杰出的可靠性⽽被⼴泛⽤于军事和民⽤领域。
【讨论】1、各向异性材料、各向同性材料的区别是什么？所有物理性质在不同⽅向是⼀样的是各向同性材料，⼤部分物理性质在不同⽅向是不⼀样的是各向异性材料。
2、除氧化铝外，其他陶瓷封装材料有哪些？氮化铝、碳化硅、氧化铍、玻璃陶瓷、钻⽯等材料。
【填空】6、⾦属与玻璃之间⼀般黏着性不佳。
7、控制玻璃在⾦属表⾯的湿润能⼒是形成稳定粘结最重要的技术。
8、玻璃密封材料的选择应与⾦属材料的种类配合。
9、酚醛树脂、硅胶等热硬化型塑胶为塑料封装最主要的材料。
【选择】5、塑料封装具有低成本、薄型化、⼯艺较为简单、适合⾃动化⽣产等优点。
6、玻璃密封的主要缺点是：强度低、脆性⾼。
7、通孔插装式安装器件⼜分为以下⼏种：（1）塑料双列直插式封装：（2）单列直插式封装（3）塑料针栅封装8、去溢料⽅法：机械喷沙、碱性电解法、化学浸泡+⾼压⽔喷法。
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
（完整版）集成电路工艺原理期末试题
（完整版）集成电路⼯艺原理期末试题电⼦科技⼤学成都学院⼆零⼀零⾄⼆零⼀⼀学年第⼆学期集成电路⼯艺原理课程考试题A卷（120分钟）⼀张A4纸开卷教师：邓⼩川1、名词解释：(7分)答：Moore law：芯⽚上所集成的晶体管的数⽬，每隔18个⽉翻⼀番。
特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。
Fabless：IC 设计公司，只设计不⽣产。
SOI：绝缘体上硅。
RTA：快速热退⽕。
微电⼦：微型电⼦电路。
IDM：集成器件制造商。
Chipless：既不⽣产也不设计芯⽚，设计IP内核，授权给半导体公司使⽤。
LOCOS：局部氧化⼯艺。
STI：浅槽隔离⼯艺。
2、现在国际上批量⽣产IC所⽤的最⼩线宽⼤致是多少，是何家企业⽣产？请举出三个以上在这种⼯艺中所采⽤的新技术（与亚微⽶⼯艺相⽐）？(7分) 答：国际上批量⽣产IC所⽤的最⼩线宽是Intel公司的32nm。
在这种⼯艺中所采⽤的新技术有：铜互联；Low-K材料；⾦属栅；High-K材料；应变硅技术。
3、集成电路制造⼯艺中，主要有哪两种隔离⼯艺？⽬前的主流深亚微⽶隔离⼯艺是哪种器件隔离⼯艺，为什么？(7分)答：集成电路制造⼯艺中，主要有局部氧化⼯艺－LOCOS；浅槽隔离技术－STI两种隔离⼯艺。
主流深亚微⽶隔离⼯艺是：STI。
STI与LOCOS⼯艺相⽐，具有以下优点：更有效的器件隔离；显著减⼩器件表⾯积；超强的闩锁保护能⼒；对沟道⽆侵蚀；与CMP兼容。
4、在集成电路制造⼯艺中，轻掺杂漏（LDD）注⼊⼯艺是如何减少结和沟道区间的电场，从⽽防⽌热载流⼦的产⽣？(7分)答：如果没有LDD形成，在晶体管正常⼯作时会在结和沟道区之间形成⾼电场，电⼦在从源区向漏区移动的过程中，将受此电场加速成⾼能电⼦，它碰撞产⽣电⼦空⽳对，热电⼦从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注⼊在沟道边缘的界⾯区域产⽣复杂的横向和纵向杂质剖⾯。
LDD降低的杂质浓度减⼩了结和沟道区间的电场，把结中的最⼤电场位置与沟道中的最⼤电流路径分离，从⽽防⽌热载流⼦产⽣。
《集成电路工艺原理》课程考试试题
《集成电路工艺原理》课程考试试题- 学年第学期班级时量： 100分钟，总分 100 分，考试形式：开卷一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。
2、摩尔定律：IC 的集成度将翻一番。
年发明硅基集成电路。
3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。
4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。
5、RIE的意思是，BPSG的意思是。
6、LOCOS的意思是，LDD的意思是。
二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。
（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。
（8分）5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。
（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。
（8分）三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。
（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。
（注：电子电荷q = 1.6×10-19库仑）（7分）四、画图题（共18分）在“早期基本的3.0μm CMOS集成电路工艺技术”中，有7大工艺步骤：1）双阱工艺；2）LOCOS隔离工艺；3）多晶硅栅结构工艺；4）源/漏（S/D）注入工艺；5）金属互连的形成；6）制作压点及合金；7）参数测试。
请写出其中的双阱工艺和LOCOS隔离工艺的具体工艺流程，并画出双阱工艺和LOCOS隔离工艺所对应的器件制作剖面图及其对应的版图（注意：版图要标出亮区或暗区；剖面图要标出各区名称）。
(完整版)集成电路工艺原理期末试题
Ti/TiN；Al/AlCu；TiN。
：接触层金属和阻挡层金属。
：导电层；
：阻挡层金属和抗反射涂层。
、 离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
＝ 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
＝0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox＝B(t + τ)，又∵初始氧化层厚度为0；
∴ τ
＝ ( t2ox + Atox ) / B = 0 h
∵ t2
＋Atox＝B(t1 +τ1)，又∵ t1=0.5 h；
∴ t2
＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm
1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k
0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径： NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深： DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分）
、硅片热氧化生长遵从如下公式：t2
＋Atox＝B(t + τ)，其中tox为硅片经过t时
集成电路设计基础 期末考试题
集成电路设计基础 2010-11年第第一学期试题1、填空题（20分）1、目前，国内已引进了12英寸0.09um芯片生产线，由此工艺线生产出来的集成电路特征尺寸是0.009um （大小），指的是右图中的 W （字母）。
2、CMOS工艺可分为 p阱、 n阱、双阱三种。
在CMOS工艺中，N阱里形成的晶体管是 p （PMOS，NMOS）。
3、通常情况下，在IC 中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。
4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；其中曝光方式包括①接触式、② 非接触式两种。
5、阈值电压V T是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS期间分成耗尽型、增强型两种。
降低V T的措施包括：降低杂质浓度、增大Cox 两种。
二、名词解释（每词4分，共20分）①多项目晶圆（MPW）②摩尔定律③掩膜④光刻⑤外延三、说明（每题5分共10分）① 说明版图与电路图的关系。
② 说明设计规则与工艺制造的关系。
四、简答与分析题（10分）1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这三个综合阶段的任务是什么？2、分析MOSFET尺寸能够缩小的原因。
五、综合题（共4小题，40分）1、 在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。
把下图中描述的与多晶硅层描述的有关规则进行分类：（1）属于最小宽度是：（2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是：图12．请提取出下图所代表的电路原理图。
画出用MOSFET构成的电路。
图2 图3 图 43、图4是一个标准的CMOS反相器电路，V TN和V TP分别为NMOS、PMOS晶体管的阈值电压，讨论PMOS和NMOS晶体管导通和截至的条件。
《半导体集成电路》期末考试试题库..
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
集成电路工艺考试题
一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。
（2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜(3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。
(4)蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。
(5)替位式扩散：占据晶格位置的外来原子称为替位杂质。
只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。
(7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。
(8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。
(9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。
当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。
假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。
(10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。
二、简述题1、简述两步扩散的含义与目的。
答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
Fabless：IC 设计公司，只设计不生产。
SOI：绝缘体上硅。
RTA：快速热退火。
微电子：微型电子电路。
IDM：集成器件制造商。
Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。
LOCOS：局部氧化工艺。
STI：浅槽隔离工艺。
2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。
在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。
3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。
主流深亚微米隔离工艺是：STI。
STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。
4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。
LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。
5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺？(7分)答：目前CMOS工艺中常采用多晶硅栅工艺，而不采用铝栅工艺的原因是：①采用自对准方式，减小了晶体管的尺寸和栅电极与源、漏电极间的交叠电容，从而提高器件的集成度与工作速度。
②多晶硅可以高温氧化，对多层布线非常有利。
③阈值电压低（取决于硅与二氧化硅的功函数差）。
④有利于采用等比例缩小法则。
⑤耐击穿时间长。
6、什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法？(7分)答：沟道效应：单晶硅原子为长程有序排列，当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时，就发生了沟道效应，使预期的设计范围（如掺杂深度和浓度）大大扩展。
方法：1、倾斜硅片；2、掩蔽氧化层；3、预非晶化。
7、在半导体制造技术中，高k介质和低k介质各自应用在什么地方，为什么？(7分)答：低k材料用于层间介质，因为低k介质减小电容，从而减小RC信号延迟，提高器件工作频率。
高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流；还可应用于DRAM存储器，提高存储电荷（或能量）密度，简化栅介质结构。
8、阐述铜金属化面临的三大问题，如何解决这些问题？(7分)答：铜金属化面临的三大问题：①扩散到氧化区和有源区；②刻蚀困难（干法刻蚀难以形成挥发性物质），铜不容易形成图形；③铜在较低温度下(<200℃)极易氧化，且不能生成保护层来阻止进一步的氧化。
解决办法：①双大马士革中采用CMP，无需刻蚀铜；②钨填充用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒”。
9、Si3N4材料在半导体工艺中能否用作层间介质，为什么？请举两例说明Si3N4在集成电路工艺中的应用。
(7分)答：Si3N4材料在半导体工艺中不能用作层间介质，因为Si3N4材料的介电常数大，用作层间介质会引起很严重的互连延迟。
Si3N4在集成电路工艺中的应用：①芯片最终的钝化层；②STI工艺中的CMP的阻止层。
10、化学机械平坦化的工作机理是什么？与传统平坦化方法相比，它有哪些优点？(7分)答：化学机械平坦化（CMP）工作机理：表面材料与磨料发生反应，生成容易去除的表面层；同时表面层通过磨料中的研磨剂和研磨压力与抛光垫的相对运动而机械磨去。
与传统平坦化方法相比，CMP优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏；制作金属图形的方法之一；改善台阶覆盖；不使用危险气体；减薄表面材料去除表面缺陷。
11、MOS器件中常使用什么晶面方向的硅片，双极型器件呢？请分别给出原因。
(7分)答：MOS器件：<100> Si/SiO2界面态密度低；双极器件：<111>的原子密度大，生长速度快，成本低。
12、采用提拉法（CZ法，切克劳斯基法）和区熔法制备的硅片，哪种方法质量更高，为什么？那么目前8英寸以上的硅片，经常选择哪种方式制备，为什么？(7分)答：区熔法制备的硅片质量更高，因为含氧量低。
8英吋以上的硅片，选择CZ法制备，晶圆直径大。
13、为什么硅片热氧化结束时通常还要进行氢气或氢－氮混合气体退火？(7分)答：距Si/SiO2界面2nm以内的Si的不完全氧化是带正电的固定氧化物电荷区；对于器件的正常工作，界面处的电荷堆积是不受欢迎的；通过在氢气或氢一氮混合气中低温450℃退火，可以减少这种不可接受的电荷。
14、比较投影掩模版和光学掩模版有何异同？说明采用什么技术形成投影掩模版上的图形？(7分)答：投影掩膜版：图形可能仅包含一个管芯，也可能是几个。
容易形成亚微米图形；小曝光场，需要步进重复；光学缩小，允许较大的尺寸。
光学掩膜版：包含了对于整个硅片来说确定一工艺层所需的完整管芯阵列。
没有缩小系统，很难形成亚微米图形；曝光场是整个硅片；掩膜与硅片有相同的关键尺寸。
投影掩膜版的制造：电子束直接写。
15、在大规模集成电路中，闩锁效应来自于MOS器件有源区PN结与衬底之间寄生的双极性晶体管。
请举出3种微电子工艺中利用离子注入或别的手段抑制或消除闩锁效应的方法。
(7分)答：抑制CMOS电路中闩锁效应（Latchup）的方法有：① SOI衬底技术；②大剂量离子注入形成深埋层；③用离子注入产生倒掺杂阱；④硅片表面外延层。
16、为什么栅介质层的厚度减少有一个大致的极限？为什么现在需要高K值（介电常数）的栅介质？低K介质用在什么地方？为什么？(7分) 答：随着特征尺寸的缩小，栅氧化层越来越薄，栅极隧穿漏电流指数性增加，从而导致功耗增加。
高k介质用在替代栅氧化层，提高栅氧厚度，抑制栅极隧穿漏电流。
低k材料用于层间介质，因为低k介质减小电容，从而减小RC信号延迟，提高器件工作频率。
17、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别，哪种工艺依赖于温度，LPCVD和APCVD各属于哪种类型？(7分)答：质量传输限制淀积速率：淀积速率受反应物传输速度限制，即不能提供足够的反应物到衬底表面，速率对温度不敏感（如高压CVD）。
反应速度限制淀积速率：淀积速率受反应速度限制，这是由于反应温度或压力过低(传输速率快)，提供驱动反应的能量不足，反应速率低于反应物传输速度。
LPCVD属于：反应速度限制淀积速率；APCVD属于：质量传输限制淀积速率。
18、铝互连复合金属膜由哪几层金属组成？每层的作用是什么？(7分)答：铝互连复合金属膜的组成：Ti/TiN；Al/AlCu；TiN。
Ti/TiN：接触层金属和阻挡层金属。
Al/AlCu：导电层；TiN：阻挡层金属和抗反射涂层。
19、离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？(7分)答：离子注入会将原子撞击出晶格结构而损伤硅片晶格。
如果注入的剂量很大，被注入层将变成非晶。
另外，被注入离子基本不占据硅的晶格点，而是停留在晶格间隙位置。
这些间隙杂质只有经过高温退火过程才能被激活。
退火能够加热被注入硅片，修复晶格缺陷，还能使杂质原子移动到晶格点，将其激活。
高温退火和快速热处理工艺，快速热处理更优越。
因为：高温炉退火在800-1000度退火，导致杂质的再扩散；快速热退火只是1000℃下短暂时间退火，减小了杂质的再扩散和瞬时增强扩散。
二、作图题（共10分）1、在一块N型Si衬底上，通过离子注入方式形成一个PN结二极管，其纵向剖面如下图所示。
（1）分别画出采用负胶和正胶工艺形成这个PN结二极管时所采用的掩模板的形貌，即P区、N+区和P+区的形成。
（6分）（2）如果制作小尺寸的PN结二极管，采用负胶还是正胶，为什么？（4分）N-Si 掩模板透光区域的表示方法掩模板不透光区域的表示方法PN+P+N+答：（1）正胶工艺的掩模板：a. P型离子注入：；b. N+离子注入：；c. P+离子注入：负胶工艺的掩模板：a. P型离子注入：；b. N+离子注入：；c. P+离子注入：（2）采用正胶。
因为负胶容易被显影液泡胀变形，线宽不易控制。
2、简单示意画出制作在P+硅衬底的P-外延层上的nMOS管的剖面结构示意图，并标注出电极以及阱、源区和漏区的掺杂类型。
(5分) 。
并简要说明阱注入与源漏区的离子注入时有何区别，为什么。
(5分) 答：制作在P +硅衬底的P -外延层上的nMOS 管的剖面结构示意图如下图所示：p + substratep - epip welln+n+Gate DrainSource 阱注入与源漏区的离子注入时的区别：①阱注入通常采用倒掺杂技术，浓度的峰值在体内的某处；而源漏区的离子注入通常为浅结注入，浓度的峰值在表面；②阱注入通常采用质量比较大的原子，如磷、硼等；而源漏区的离子注入通常采用质量比较轻的原子，如砷、氟化硼等。
三、计算题（共20分）1、硅片热氧化生长遵从如下公式：t 2ox ＋At ox ＝B(t + τ)，其中t ox 为硅片经过t 时间后SiO 2的生长厚度(μm)；B 为抛物线速率系数(μｍ2/h)；B/A 为线性速率系数(μm/h)；τ为生成初始氧化层（同一工艺参数）所用的时间(h)。
我们希望通过对一初始表面氧化层厚度为0的硅片进行一2段氧化过程：干氧(0.5 h)—湿氧(2 h)来生成厚的SiO 2薄膜作为隔离场氧层。
干氧温度为1100℃，湿氧水汽氧化温度为920℃。
已知：920℃下水汽氧化相关工艺参数分别为：A=0.50μｍ，B=0.20μｍ2/h ；1100℃下干氧氧化相关工艺参数分别为：A=0.09μｍ，B=0.03μｍ2/h 。
试计算：a 、0.5 h 内干氧生成的SiO 2厚度（μｍ）；（4分）b 、2 h 内湿氧水汽氧化所生成的SiO 2厚度（μｍ）；（4分）c 、整个氧化过程所消耗的硅层的厚度（μｍ）。