数电课 第三章门电路讲义
合集下载
数字电子电路课件第三章(1)
TG
C
精选ppt
C
Vi/Vo
Vo/Vi
C
12
四 CMOS三态门
1．电路结构 （1）三态输出 CMOS 门结构之一 (P¸103)
VDD
A
““10”” 1 EN
T’P VDD
当 EN =“0”时，T’P，T’N均导通 Y=A
TP Y ==高A 阻态
TN
当EN =“1”时， T’P，T’N均截止
T’N
约2V）时，源极S、漏极D相当于开关闭合。
D
当栅极G加低电平（小于管子开启电压 ““10””G
Vth）时，源极S、漏极D相当于开关断开。
S
对于P管：
当栅极G加高电平（大于管子开启电压Vth
约2V）时，源极S、漏极D相当于开关断开。
D
当栅极G加低电平（小于管子开启电压 Vth）时，源极S、漏极D相当于开关闭合。
3.4 MOS逻辑门
一、MOS晶体管 有三个电极：源极S，漏极D，栅极G 它是电压控制器件，用栅极电压来控制漏极电流。
分类：
N型沟道
P型沟道
D
D
增强型（虚线） 开启电压
G
G
S
S
耗尽型（实线） 夹断电压
D G
S 精选ppt
D G
S
1
MOS管作开关使用时:
对于N管：
当栅极G加高电平（大于管子开启电压Vth
Vi
而 VGSP＝ Vi – VDD = VDD – VDD ＞ VGS(TH)P G
∴ TP 截止。 ∴ V0＝0V 低电平 电路起到反相器的作用 精选ppt
VDD S
TP D D Vo
S TN
8
3．电路特点 （1）集成度高； （2）静态功耗极低； （3）抗干扰能力较强； （4）电源利用率高； （5）输入阻抗高，带负载能力强。
C
精选ppt
C
Vi/Vo
Vo/Vi
C
12
四 CMOS三态门
1．电路结构 （1）三态输出 CMOS 门结构之一 (P¸103)
VDD
A
““10”” 1 EN
T’P VDD
当 EN =“0”时，T’P，T’N均导通 Y=A
TP Y ==高A 阻态
TN
当EN =“1”时， T’P，T’N均截止
T’N
约2V）时，源极S、漏极D相当于开关闭合。
D
当栅极G加低电平（小于管子开启电压 ““10””G
Vth）时，源极S、漏极D相当于开关断开。
S
对于P管：
当栅极G加高电平（大于管子开启电压Vth
约2V）时，源极S、漏极D相当于开关断开。
D
当栅极G加低电平（小于管子开启电压 Vth）时，源极S、漏极D相当于开关闭合。
3.4 MOS逻辑门
一、MOS晶体管 有三个电极：源极S，漏极D，栅极G 它是电压控制器件，用栅极电压来控制漏极电流。
分类：
N型沟道
P型沟道
D
D
增强型（虚线） 开启电压
G
G
S
S
耗尽型（实线） 夹断电压
D G
S 精选ppt
D G
S
1
MOS管作开关使用时:
对于N管：
当栅极G加高电平（大于管子开启电压Vth
Vi
而 VGSP＝ Vi – VDD = VDD – VDD ＞ VGS(TH)P G
∴ TP 截止。 ∴ V0＝0V 低电平 电路起到反相器的作用 精选ppt
VDD S
TP D D Vo
S TN
8
3．电路特点 （1）集成度高； （2）静态功耗极低； （3）抗干扰能力较强； （4）电源利用率高； （5）输入阻抗高，带负载能力强。
数电PPT第三章 门电路
增强型NMOS共源极接法电路如图3.3.3（a）所示，转 移特性如(b)所示
(a) (b) 图3.3.3 NMOS管共源极接法电路 当vGS<VGS(th)，管子截止， iD = 0, ROFF > 109Ω
(a) (b) 图3.3.3 NMOS管共源极接法电路
vGS >VGS (th) 时,管子导通，iD∝ V 2GS， RON<1kΩ
3.3.1 MOS管(绝缘栅）的开关特性
一、MOS管的类型和符号 a. 增强型NMOS
符号如图3.3.1所示
D B G S G S
1 增强型NMOS管的符号
NMOS共源极接法电路如图3.3.2（a）所示，输出 特性如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性
3.3 CMOS门电路
CMOS逻辑门电路是在TTL器件之后，出现的应 用比较广泛的数字逻辑器件，在功耗、抗干扰、带负 载能力上优于TTL逻辑门，所以超大规模器件几乎都 采用CMOS门电路，如存储器ROM、可编程逻辑器件 PLD等 国产的CMOS器件有CC4000(国际CD4000/MC4000)、 高速54HC/74HC系列（国际MC54HC/74HC),此外还有 兼容型的74HCT和74BCT系列（BiCMOS） 先介绍74系列的反相器和逻辑门，再简单介绍其 它系列的逻辑门
本书采用正逻辑系统
3. 高低电平的实现 在数字电路中，输入输出 都是二值逻辑，其高低电平用 “0”和“1”表示。其高低电平 的获得是通过开关电路来实现， 如二极管或三极管电路组成。 如图3.1.2所示。 其原理为：
图3.1.2 高低电平实现原理电路
当开关S断开时，输出电压vo＝Vcc，为高电平“1”； 当开关闭合时，输出电压vo＝0，为低电平“0”；若开 关由三极管构成，则控制三级管工作在截止和饱和状 态，就相当开关S的断开和闭合。
数电课件 第三章 门电路4
一般 | i L | 5mA 时，VOH受电流影响很小，
随着i L R4上的压降增大，
iL 0
最终使得T4的b - c结正偏，进入饱和状态
与负 载电 路中 的地 形成 回路
此后, vO会随着i L绝对值的增加而线性下降。
考虑到功耗限制，系列门电路规定： 74
输出高电平的最大负载 电流一般不能超过 .4mA。 0
参数：VCC 5V VIH 3.4V VIL 0.2V PN结导通压降0.7V
深度饱和时VCE(SAT)≈0， RCE(SAT)≈0 74系列TTL反相器典型电路
工作过程：
VI V IL 0.2V ( A 0)时：
T1发射结导通 饱和？放大？
0.2
iB1 iB 4
0.9
0.2
V v iB1 CC B1 1m A R1
注：OC门线与后驱动若干个与非门时， m=？m’=？
VDD VOH RL RL (max) nIOH mI IH
x) m ' I IL
输入高电平时取 输入端的个数
vI VIL时： vI VIH 时：
输入低电平时 取门的个数
当VO VOL时
输出低电平等效电路
T4，D2截止，T5饱和导通
iL 0
VOL VCE (sat )5
由于T5饱和导通时内阻很小，
所以随着i L增大，VO稍有增高。
总结：由于TTL反相器输出电 阻不为零，所以输出的高、低电平 都要随负载电流的改变而变化； 输出电压的变化受负载电流的 影响越小，说明门电路的带负载能 力越强。
R1
射极电流
倒置状态
2.1V
iB1 VCC vB1 0.725m A
数电第三章门电路
15
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
§3.4 TTL门电路
数字集成电路：在一块半导体基片上制作出一个 完整的逻辑电路所需要的全部元件和连线。 使用时接：电源、输入和输出。数字集成电 路具有体积小、可靠性高、速度快、而且价 格便宜的特点。
TTL型电路：输入和输出端结构都采用了半导体晶 体管，称之为: Transistor— Transistor Logic。
输出高电平
UOH (3.4V)
u0(V)
UOH
“1”
输出低电平
u0(V)
UOL
UOL (0.3V)
1
(0.3V)
2 3 ui(V)
1 2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性 28
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL 0.3V 。
uA t
uF
截止区： UBE< 死区电压， IB=0 ， IC=ICEO 0 ——C、 E间相当于开关断开。
+ucc
t
4
0.3V
3.2.3MOS管的开关特 恒流区：UGS>>Uth ， UDS
性： +VDD
0V ——D、S间相当于 开关闭合。
R
uI
Uo
Ui
NMO S
uO
夹断区： UGS< Uth， ID=0 ——D、S间相当于开关断开。
3.3.4 其它门电路
一、 其它门电路
其它门电路有与非门、或非门、同或门、异或门等等,比如：
二、 门电路的“封锁”和“打开”问题
A B
&
Y
C
当C=1时，Y=AB.1=AB
《数电逻辑门电路》PPT课件
1输入 vI2
01输输入出
噪声容限定义示意图
VNL * 18
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波
门电路的传输延迟时间
形的作用下，其输出波形相对于输入 波形延迟了多长时间。
50% 输入
t PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC
当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起 输出低电压VOL的升高。保证输出为低电平，并且不超过输出 低电平的上限值。
N OL
I OL ( 驱 动 门) I IL (负 载 门)
IOL ：驱动门的输出端为低电平电流
IIL ：负载门输入端电流
一般情况下
NOH NOL
取两者中的较小者！
*
35
接口电压示意图
负载器件所要求的输入电压
1 vO
vI 1
驱动门
负载门
vO
VOH (min)
vI
VIH (min)
VIL (max) VOL(max )
VOH(min)
≥ VIH(min)
VOL(max) ≤ VIL(max)
*
36
接口电流示意图
对负载器件提供足够大的拉电流和灌电流
11
灌电流 IOL(max) ≥
A
CS
B
…… CS
总线
要求：同一时刻，只允许一个部件的 数据进入总线，其它应与总线断路。
方法：分时控制各个门的CS端，使相 应的TSL门的CS =1，其它TSL门的 CS =0。
TSL门既可线与，又保持了
&
TTL与非门的推拉式输出级→ 带负载能力和工作速度均↑
数字电路精简 第3章门电路.
3.2.2二极管与门
5V
表3.2.2
电平分析 AB Y L L L H
3.2 二极管开关特性
正逻辑 AB 00 01 10 11 Y 0 0 0 1 负逻辑
AB Y
11 10 01 00 1 1 1 0
图3.2.5 正逻辑分析： Y A B 表3.2.1 有低出低全高出高
uA uB UY
Y A B 负逻辑分析： Y A B
正逻辑的“或”等于负逻辑 的“ 与” 或门的工作波形（口诀）
A 0 1 0 1 0 1 0 1 0 D1通 B 0 1 1 0 0 1 1 0 0 F 0 1 1 1 0 1 1 1 0 特点:简单,高低电平不统一 4
D2止 D2通
夹断区： UGS< Uth (开启电 3.3.1MOS管的开关特性压) ， ID=0 ，D、S间相当 +VDD 于开关断开(ROFF109 )。
发射区高 掺杂浓度 退存储 效应tS
J I 是电子空 C 穴复合过程 B+ P
JE
R
VBB R
几十K
R
3.3 CMOS门电路
第三章 门电路
uI
ID
Uo
>Uth
t
D 漏
Ui
<Uth
G
栅
S 源
N M OS
uO
0V
图3.3.4 MOS 管开关特性图 可变电阻区：UGS>Uth, UDS 特点：有延迟，MOS管 0V ， D、S间相当于开关 的高、低电平幅度大、省 闭合(RON1K ) 5 电等优点。
数字电子技术基础第三章 门电路
• 电平有偏移 • 带负载能力差
• 只用于IC内部电路
3.3 CMOS门电路
3.3.1MOS管的开关特性
金属层
一、MOS管的结构
氧化物层 半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
以N沟道增强型为例：
i f (u)
u
击穿
iIS(eU T1) (常温 U T下 2m 6 V)电压
温度的 电压当量
材料 硅Si 锗Ge
开启电压 0.5V 0.1V
导通电压 0.5~0.8V 0.1~0.3V
反向饱 开启 和电流 电压
反向饱和电流 1µA以下 几十µA
三、二极管的等效电路
理想 二极管
导通时i与u成 线性关系
浓度差 多子的扩散运动
扩散和漂移 这一对相反的 运动最终达到 动态平衡，空 间电荷区的厚 度不再改变。
（动画1-3）
6 PN结的导电性
(1) PN结加正向电压时的导电情况
PN结加正向电压时的导电情况如图01.07所示。
外加的正向电压， 方向与PN结内电场方向 相反，削弱了内电场。 扩散电流加大。扩散电 流远大于漂移电流，可 忽略漂移电流的影响， PN结呈现低阻性。
图01.02 本征激发和复合的过程（动画1-1、动画1-2 ）
因热激发而出现的自由电子和空穴是同时成对出 现的，称为电子空穴对。游离的部分自由电子也可能 回到空穴中去，称为复合，如图01.02所示。
本征激发和复合在一定温度下会达到动态平衡。
3 杂质半导体
(1) N（Negative）型半导体 (2) P（Positive）型半导体
掺入杂质的本征半导体称为杂质半导体。
• 只用于IC内部电路
3.3 CMOS门电路
3.3.1MOS管的开关特性
金属层
一、MOS管的结构
氧化物层 半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
以N沟道增强型为例：
i f (u)
u
击穿
iIS(eU T1) (常温 U T下 2m 6 V)电压
温度的 电压当量
材料 硅Si 锗Ge
开启电压 0.5V 0.1V
导通电压 0.5~0.8V 0.1~0.3V
反向饱 开启 和电流 电压
反向饱和电流 1µA以下 几十µA
三、二极管的等效电路
理想 二极管
导通时i与u成 线性关系
浓度差 多子的扩散运动
扩散和漂移 这一对相反的 运动最终达到 动态平衡，空 间电荷区的厚 度不再改变。
（动画1-3）
6 PN结的导电性
(1) PN结加正向电压时的导电情况
PN结加正向电压时的导电情况如图01.07所示。
外加的正向电压， 方向与PN结内电场方向 相反，削弱了内电场。 扩散电流加大。扩散电 流远大于漂移电流，可 忽略漂移电流的影响， PN结呈现低阻性。
图01.02 本征激发和复合的过程（动画1-1、动画1-2 ）
因热激发而出现的自由电子和空穴是同时成对出 现的，称为电子空穴对。游离的部分自由电子也可能 回到空穴中去，称为复合，如图01.02所示。
本征激发和复合在一定温度下会达到动态平衡。
3 杂质半导体
(1) N（Negative）型半导体 (2) P（Positive）型半导体
掺入杂质的本征半导体称为杂质半导体。
数电 第三章 门电路
4 CMOS传输门
1. 传输门
电路结构 C和C’是一对互补的控制 信号。在结构上对称，所 以图中的输入和输出端可 以互换，又称双向开关。
工作原理（了解） 设VIH=VDD,VIL=0 当C=0,C’=1 则VI=0~VDD时，则T1，T2 截止，相当于断开
4 CMOS传输门
1. 传输门
工作原理（了解） 当C=1,C’=0 则VI=0~VDD时，0<VI<VDD-VGS(th)N, 则T1导通。 |VGS(th)P|<VI<VDD, T2导通 所以VI=0~VDD时， 则T1和T2至少有一个导通。
三、MOS管的基本开关电路
因为 ROFF 109 , RON 1K
9 因为R ROFF 10 , RON , 1K 9 R 只要 ON OFF 10 , RON 1K 因为 R RD OFF 则： 只要RON RD ROFF , 则： 只要RON RD ROFF , 则：
uGS , 反型层增加, 而耗尽层不再变化 可用uGS大小控制导电沟道的宽度
以N沟道增强型为例：
二、输入特性和输出特性 输出特性： iD = f (VDS) 对应不同的VGS下得一族曲线 。
漏极特性曲线（分三个区域）
① 截止区: VGS<VGS(th)，iD = 0, ROFF > 109Ω ② 恒流区 ③ 可变电阻区
P N
正向导通，反向截止
3.2.1二极管的开关特性：
高电平：VIH=VCC 低电平：VIL=0
• VI=VIH ,D截止，
VO=VOH=VCC
• VI=VIL ,D导通， VO=VOL=0.7V
VI 高低电平控制二极管D的开关特性，在输 出端得到相应的高低电平
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3.3.2 CMOS反相器工作原理
当NMOS管和PMOS管成对出现在电路中，且二者在工作中互 补，称为CMOS管(意为互补)。
一、电路结构Vຫໍສະໝຸດ DvII=0 =1PMOS管
vI
I
T1 v T2
O
截止 导通 CMOS 电路 v １” o=―０” 截止 导通
NMOS管
和T2总是工作在一个导通一个截止的互补状态，静 T1 、T2 开启电压分别为 VGS(th)p 、VGS(th)N，电路正常工作必须满足 1
VNH VOH (min) VIH (min)
输入低电平时噪声容限： 0 1
VOH(min) VIH(min) VOL(max) VIL(max)
0 1
VNL VIL(max) VOL (max)
的增加而加大。
测试表明：CMOS电路噪声容限VNH=VNL＝30％VDD，且随VDD 噪声容限－－衡量门电路的抗干扰能力。噪声容限越大，表明 电路抗干扰能力越强。
态功耗极小。这是 CMOS电路最突出的一大优点。 V >V +|V |
DD GS(th)N GS(th)p
二、电压传输特性和电流传输特性
电 压 传 输 特 性
T1导通T2截止 T1T2同时导通
T2导通T1截止
阈值电压VTH
T1、T2同时导通，参数对称，vI=1/2VDD vo=1/2VDD，将电压 传输特性转折区的中点称为阈值电压VTH VTH=1/2 VDD电压传输特性转折区曲线陡峭，接近理想开关特性。
A
1 0
D1 D2
+VCC(+5V) R
Y
0 0 3 3 A 0 0 1 1
0 3 0 3 B 0 1 0 1
0.7 0.7 0.7 3.7 Y 0 0 0 1
B 1
0.7V 3.7V
Y=A•B
A B
Y
3.2.3 二极管或门
A、B中有一个是高电平，输出端电位为2.3V，逻辑1； 二极管或门 A、B同时为低电平时，输出才是0。 的逻辑电平
VGS S N P G
VDS D N
vGS>VGS(th)，形成电 场G—B,把衬底中的 电子吸引到上表面， 除复合外，剩余的 电子在上表面形成 了N型层（反型层） 为D、S间的导通提 供了通道。
N沟道
VGS(th)称为阈值电压(开启电压）
VGS升高，导电沟道的截面积加大，iD增加。VGS控制iD的大 小。可以通过改变vGS的大小来控制iD的大小。
正极 负极 引线 引线
引线
P N
P 型支持衬底
外壳
触丝
负极引线
点接触型
面接触型
底座
集成电路中平面型
P区
3.1.6 正、负逻辑
门电路的作用：是用以实现逻辑关系的电子电 路，与基本逻辑关系相对应。
门电路的主要类型：与门、或门、与非门、或 非门、异或门等。 一般采用 正逻辑 门电路的输出状态与赋值对应关系： 正逻辑：高电位对应“1‖；低电位对应“0‖。 负逻辑：高电位对应“0‖；低电位对应“1‖。 混合逻辑：输入用正逻辑、输出用负逻辑；或者输 入用负逻辑、输出用正逻辑。
第三章 门电路
• 逻辑门电路是数字电路学习的基础，既是数字电路学习 的一个难点也是数字电路学习的一个重点。 • 本章重点是掌握判断二级管、三级管的工作状态及电路的 分析计算；掌握TTL和CM0S逻辑门电路的外特性、主要 参数及使用方法；
• 本章难点是TTL、CMOS集成逻辑门的电路结构、参数计
算及输入/输出特性的应用。这是历届学生普遍反映的主 要难点之一．但不作重点要求。
电 流 传 输 特 性
T2截止
应尽量避免长 期工作在BC段
T1截止
BC段T1、T2同时导通，有iD 流过T1、T2， 在vi=1/2VDD附近iD最大。 工作在BC段，动态功耗大。
三、输入端噪声容限
在保证输出高、低电平基本
不变的条件下,输入电平的允许波
动范围称为输入端噪声容限。 输入高电平时噪声容限：
0.7 V (Si) 0.2 V (Ge)
UD(on)
在逻辑门电路中：正逻辑用高电平表示1，低电平表示0 负逻辑用高电平表示0，低电平表示1
1 0
获得高、低电平的基本方法：
1
0
利用半导体开关元件的导通、截止 （即开、关）两种工作状态。
CMOS门用正逻辑 PMOS门用负逻辑
基本开关电路 单开关电路 互补开关电路
二、MOS管的输入、输出特性
对于共源极接法的电路，栅极和衬底之间被二氧化硅绝缘层 隔离，所以栅极电流为零。 夹断区（截止区） 条件：整个沟道都夹断
特点：
iD 0
vGS vGS ( th)
用途：做无触点的、断开状态的电子开关。 可变电阻区 条件：源端与漏端沟道都不夹断 特点 :(1) 当vGS 为定值时 ,iD v的关系： 在VDS ≈0时，导通电阻 RON 和是 VGS DS 的线性函数，管子的漏源间呈 现为线性电阻，且其阻值受 vGS 控制。 （2）管压降vDS 很小。 用途：做压控线性电阻和无触点的、闭合状态的电子开关。
一、MOS管的结构和工作原理
D
金属铝 漏极
S
导电沟道
G
D
G
两个N区
N
P型衬底
P
N
SiO2绝缘层
栅极
S
源极
N沟道增强型
在漏极和源极之 间加电压vDS，iD=0。
vGS=0时 vGS vDS
iD=0
S
N
G
D
N
S
B
D
P
D、S间相当于两 个背靠背的PN结
不论D、S间有无电 压，均无法导通。
vGS>0时
源 极 与 衬 底 接 在 一 起
3.2 半导体二极管门电路
3.2.1 半导体二极管的开关特性 iD(mA) Ui<0.5V IF 二极管截止
UBR
iD=0
DD ++ i uu i =0V － －
L RR L
++ uouo － －
0
0.5 0.7
uD(V)
开关电路 ui =0V 时的等效电路
ui＝0V时，二极管截止，
如同开关断开，uo＝0V。
+
3.1.4 半导体二极管的结构和类型 构成： PN 结 + 引线 + 管壳 = 二极管(Diode)
符号： A (anode) 分类： 硅二极管 按材料分 锗二极管
正极 引线 N 型锗片 铝合金 负极 小球
C (cathode)
点接触型 按结构分 面接触型 平面型
正极引线 PN 结 N型锗 金锑 合金
3 0 0 A/V B/V Y/V 2.3V 0V
0 0 3 3
A
0 3 0 3
B 0 1 0 1
0 2.3 2.3 2.3
Y 0 1 1 1
Y=A+B
0 0 1 1
3.3 CMOS门电路
3.3.1 MOS管的开关特性 在CMOS集成电路中，以金属－氧化物－半导体场效应管 （MOS管)作为开关器件。
扩散电流 等于漂移电流，总电流 I = 0。
二、PN 结的单向导电性 1. 外加正向电压(正向偏置) — forward bias IF
P区
外电场
N区
内电场
扩散运动加强形成正向电流 外电场使多子向 PN 结移动I ,F。 中和部分离子使空间电荷区变窄。 I =I I I
F 多子 少子 多子
+
U
3.2 二极管门电路 3.2.1 理想二极管及二极管特性的折线近似 一、理想二极管
特性 iD 符号及 等效模型 uD 正偏导通，uD = 0；反偏截止， iD = 0 U(BR) =
二、二极管的恒压降模型（外电路电源电压低，电阻大）
iD uD
uD = UD(on)
UD(on) 三、二极管的折线近似模型（外电路电源和电阻都很小时） iD rD 斜率1/ rD U I rD UD(on) uD I UD(on) U
输出特性曲线（漏极特性曲线）
恒流区：(又称饱和区或放大区） 条件:(1)源极端沟道未夹断
(2)漏极端沟道予夹断
特点:(1)受控性： 输入电压
vGS 1 i D I DS VGS (th)
vGS IDS 是控制输出电流 VGS=2 VGS(th) 的iD值
2
在VGS>> VGS(th) ，iD近似与VGS2成正比。 iD与VGS关系的曲线称为转移特性曲线，在恒流区VDS对转移特 性的影响不大。 (2)恒流性：输出电流iD 基本上不受输出电压vDS的影响。
第1章
半导体二极管
本征激发： 在室温或光照下价电子获得足够能量摆 脱共价键的束缚成为自由电子，并在共价键 中留下一个空位(空穴)的过程。
复
合： 自由电子和空穴在运动中相遇重新结合 成对消失的过程。
漂
移： 自由电子和空穴在电场作用下的定向运
动。
两种载流子 电子(自由电子) 空穴 结论：
两种载流子的运动 自由电子(在共价键以外)的运动 空穴(在共价键以内)的运动
空穴 — 多子 电子 — 少子 受主 施主 原子 离子 载流子数 空穴数 离子 原子
3.1.3 PN 结 一、PN 结(PN Junction)的形成 1. 载流子的浓度差引起多子的扩散
P区
N区 内建电场 2. 复合使交界面形成空间电荷区 (耗尽层)
空间电荷区特点: 无载流子， 阻止扩散进行，利于少子的漂移。 3. 扩散和漂移达到动态平衡
MOS管截止时，漏、源之间 的内阻非常大，开关断开； MOS管导通时，内阻RON大 约1kΩ，阻值较小，与VGS有关， 开关闭合。