数字电子技术基础4(第二版)
数字电子技术基础-第四章-触发器
SD——直接置1端，低电平有效。
G2
G1 & Q3 & G3
& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD和SD不受CP和D信
SD
RD
D
号的影响，具有最高的 优先级。
3．集成D触发器74HC74
2Q 2Q 1Q 1Q Vcc 2RD 2D 2CP 2SD 2Q 2Q
2.特性方程
KQn J 0 1 00 01 11 10
0 0
0 0 1 1
0 0
1 1 0 0
0 1
0 1 0 1
0 1
0 0 1 1
0 1
1 1
0 0
0 1
Qn1 JQn KQn
1 1
1 1
0 1
1 0
3.状态转换图
J=1 K=× J=0 K=× 0 J=× K=1 1 J=× K=0
CP=1时， Q2=0，则Q=1， 封锁G1和G3 使得Q2=0，维持置1 同时Q3=1，阻塞置0
Q3
R
&
Q
G6
& Q4
D
G4
置1阻塞、置0维持线
Q3=0，则Q=0， 封锁G4，使得Q4=1， 阻塞D=1进入触发器， 阻塞置1 同时保证Q3=0，维持置0
触发器的直接置0端和置1端
RD——直接置0端，低电平有效；
JK触发器→T（T ′）触发器
Qn+ 1 = TQn + TQn
令J = K = T
D触发器→JK触发器
数字电子技术基础 第二版 (侯建军 著) 高等教育出版社 课后答案
7后答案网（）
（4） F = ( A + D )( A + D )( B + C ) = A + D + A + D + B + C = A D + AD + B C 题 1.5 逻辑函数有几种表示方法？它们之间如何相互转换？ 答：逻辑函数有五种常用表达方法，分别是与或式，或与式，与非与非式，或非或非式 和与或非式。与或式和或与式是基本表达方法，它们之间的转化利用包含律，分配律等基本 方法完成。与非与非式是由与或式两次取反，利用反演律变换的。或非或非式是由或与式两 次取反，利用反演律变换的。与或非式是由或与式两次取反，然后两次用反演律变换的。 题 1.6 最小项的逻辑相邻的含义是什么？在卡诺图中是怎样体现的？ 答： 最小项的逻辑相邻是指最小项内所含的变量中只有一个变量互为补，反映在卡诺图 中是几何位置相邻。 题 1.7 试总结并说出 （1）由真值表写逻辑函数式的方法； （2）由函数式列真值表的方法； （3）从逻辑图写逻辑函数式的方法； （4）从逻辑函数式画逻辑图的方法； （5）卡诺图的绘制方法； （6）利用卡诺图化简函数式的方法。 答： （1 ） 将真值表中每个输出为 1 的输入变量取值组合写成一个乘积项，若输入变量取 值为 1，乘积项中的因子用原变量表示，反之用反变量表示，然后将这些乘积项做逻辑加。 （2）给函数式中所有输入量依次赋值，观察取这些输入组合的情况下输出的状态，绘 制真值表。 （3）逻辑图的逻辑符号就是表示函数式间的运算关系，将对应的逻辑符号转换成逻辑 运算符，写成逻辑函数式。 （4）将逻辑函数式中的逻辑符号相应转化成各种逻辑门来表示。 （5）根据变量的个数决定卡诺图的方框数，卡诺图中行列变量的取值按循环码规律排 列，以保证几何位置上相邻的方格其对应的最小项为逻辑相邻项。 （6）用卡诺图化简函数时，首先将函数填入相应的卡诺图中，然后按作圈原则将图上 填 1 的方格圈起来，要求圈的数量少，范围大，每个圈用对应的积项表示，最后将所有积项 逻辑相加，就得到了最简的与或表达式。最简或与表达式化简是将所有取 0 的作圈，然后将 所有圈用对应的和项表示，注意若圈对应的变量取值是 0 写成原变量，取 1 写成反变量， 最 后将所有和项逻辑乘。 题 1.8 为什么说逻辑函数的真值表和最小项表达式具有唯一性？ 答：对于任何一个最小项，只有一组变量取值使它的值为 1，同样的，只有一组最小项 的逻辑组合完全满足输出值为 1。真值表是和最小项表达式相对应的。两者对于同一个逻辑 函数都是唯一的。 题 1.9 什么叫约束项？如何用约束项化简逻辑函数？ 答：输入变量的取值受到限制称受到约束，它们对应的最小项称为约束项。采用图解法 对含约束项的逻辑函数进行化简，在对应的格内添上“×” ，根据作圈的需要这些格可以视 为“1”也可以视为“0 ” 。 题 1.10 试说明两个逻辑函数间的与、或、异或运算可以通过卡诺图中对应的最小项作 与、或、异或运算来实现。 答：逻辑函数间的与、或、异或运算相当于逻辑函数各个最小项的运算，也就是卡诺图 中对应项的运算。那么可以通过卡诺图将逻辑函数间的运算转换成若干一位的逻辑运算， 然 后化简得到最简的表达式。
数字电子技术基础第二版课程设计
数字电子技术基础第二版课程设计
背景
数字电子技术基础是电子信息类专业的一门重要课程，涉及数字电路的设计、分析和测试等方面。
为了提高学生的实践能力，本设计以数字电路实验为基础，结合课程要求与实际需要，设计了以下项目。
项目1: 译码器
设计一个4-16译码器，将4位二进制数转换成16位输出信号，实现将数字化输入信号转换成模拟化输出信号的功能。
硬件设备
•7400四个2输入NAND门；
•7404六个反相器；
•74138三选八译码器。
实验步骤
1.根据4位二进制数的输入情况，通过4个2输入NAND门进行任意控
制。
2.通过三选八译码器，转换后通过6个反相器进行编码输出，共16个
输出信号，每个信号代表不同的数字信号。
实验结果
建立仿真模型，通过 Quartus II 进行仿真。
仿真结果表明，在输入正确的4位二进制数后，输出信号能够正确显示各个数字信号。
1。
数字电子技术基础第四章重点最新版
发
这种触发方式称为边沿触发式。
器
EXIT
集成触发器
主从触发器和边沿触发器有何异同？
空翻可导致电路工作失控。
EXIT
集成触发器
4.3 无空翻触发器
主要要求：
了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式， 并进行波形分析。
EXIT
集成触发器
一、无空翻触发器的类型和工作特点
主
工作特点：CP = 1 期间，主触发器接收
从 输入信号；CP = 0 期间，主触发器保持 CP
EXIT
集成触发器
2. 工作原理及逻辑功能 Q 0 触发器被工置作0原1理Q
G1 11
1 SD
输入 RD SD 00 01 10 11
输出 QQ
01
G2
RD 0 功能说明
触发器置 0
EXIT
2. 工作原理及逻辑功能
集成触发器
Q 1 触发器被置 1 0 Q
G1
0 SD
输入 RD SD 00 01 10 11
触发器置 0 触发器置 1 触发器保持原状态不变
EXIT
2. 工作原理及逻辑功能
Q 1
G1
0 SD
输入 RD SD 00 01 10 11
输出
QQ 不定
01 10 不变
集成触发器
Q
输出既非 0 状态，
1 也非 1 状态。当 RD 和 SD 同时由 0 变 1 时， 输出状态可能为 0，也
G2 可能为 1，即输出状态 不定。因此，这种情况
EXIT
四、一些约定
集成触发器
1态： Qn=1，Qn=0 0态： Qn=0，Qn=1
数字电子技术基础第二版教学设计
数字电子技术基础第二版教学设计教学目标本课程的教学目标是使学生能够掌握数字电子技术的基础知识，包括数字电路的基础理论、数字信号的产生与处理方法、时序、逻辑分析、逻辑设计等方面的知识和技能，能够独立进行数字电路的设计、实现与测试工作。
教学重点本课程的教学重点是数字电路的基本概念、数字信号的产生与处理方法、时序分析和逻辑分析。
教学难点本课程的教学难点是逻辑设计和计算机应用。
教学内容与教学方法教学内容1.数字电路的基本概念2.逻辑代数的基础知识3.二进制数字系统和运算方法4.组合逻辑电路的设计和分析5.时序电路的设计和分析6.计算机组成原理教学方法1.主讲课程内容，讲解重点知识点和难点。
2.设计实验，让学生在实验中增强理论知识的理解和记忆，提高实践能力。
3.演示案例，通过实例让学生理解课程中的知识点。
4.作业实践，每周布置一到两个实践作业，加强学生的自主学习能力。
教学评估教学评估方式主要是进行考试和作业评估。
作业评估主要考察学生对理论知识和实践能力的综合运用能力，考试评估主要考察学生对课程知识的理解、掌握和应用。
同时还应在教学过程中，及时进行课堂测试，对学生的学习情况进行全面而及时的了解，及时调整教学计划，提高教学效果。
教学资源与环境教学资源主要包括实验室、教材、教学课件、教学视频、网络资源等。
教学环境应具备先进的实验设备和工具，便于学生进行实践操作，并有专业的教师进行指导和辅导。
同时，还需要有相应的电脑软件和工具，以便学生进行数字电路的设计和模拟。
总结数字电子技术是现代电子信息领域的基石，是学习其他电子课程的基础。
本课程针对数字电路的基础知识、逻辑设计和计算机应用等方面进行了全面深入的教学，旨在使学生能够掌握数字电子技术的基础知识和技能。
通过采用多种教学方法，结合实践操作和案例应用，提高学生的学习能力和实践能力。
同时，还需要教师不断更新知识，不断改进教学方法，以提高教学质量和效果。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
数字电子技术基础4
0 1 0 1
0 1 1 0
每输入一个脉 冲，输出状态 改变一次
T＝1时， 翻转。
Q n1 Q n
如果将T恒接高电平，就构成了一种特殊的触发器T’，它 Q n1 Q n 只是脉冲翻转电路 。
4-2-4. 边沿触发器
为了提高触发器的抗干扰能力，希望触发器的次态仅仅 取决于 CP 作用沿到达时刻输入信号的状态。这样的触发器 称为边沿触发器。 这里，重点介绍利用 CMOS 传输门构成的 边沿 D 触发器
CP=1 时 打 开 CP=0 时 封 锁
Q = Q’
注意：在CP的一个变化周期中，触发器输出状态只改变一次。
3. 特性表 4. 几点说明 1)图示主从RS 触发器 1 触发有效； 2)表中*表示：若 R、S 端同时触发， 则在CP回到0后,输出状态不定； 3)输入端的约束条件为 RS = 0。 CP 0 R X 0 0 1 S X 0 1 0 Qn+1 Qn Qn 1 0
4-2-2. 同步 RS触发器
在数字系统中，如果要求某些触发器在同一时刻动作，就 必须给这些触发器引入时间控制信号,使这些触发器只有在 同步信号到达时才按输入信号改变状态。 时间控制信号也称同步信号，或时钟信号， 或时钟脉冲，简称时钟，用 CP 表示 Q Q 受CP控制的触发器称为时钟触发器。
一、电路结构与工作原理
S CP R
Q
&
Q
触发器在CP控制下正常工作时应使 SD、RD 处于高电平。
&
G4
G2
注意：用SD、RD 将触发器置位或复位应当在CP=0的状态 下进行，否则在SD、RD 返回高电平以后，无法保存预置 的状态。
二. 动作特点
数字电子技术基础4
触发器输出端的状态。会导致电路抗干扰能力下降。
②R、S之间有约束。在由与非门构成的基本RS触发器中，当
违反约束条件即R=S=1时，Q端和Q端都将为高电平；在由或非
门构成的电路中，会出现Q端和Q端均为低电平的情况。而且同时
撤消输入信号会出现状态不定的现象。这个缺点某些场合限制了
基本RS触发器的使用。
4.2 同步触发器
Q1
0Q
RS
Q
01
0
&
&
10
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
Q
Q
0
1
RS
Q
01
0
&
&
10
1
11
不变
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保 持原有状态不变，即原来的状态被触发器存储起来，这体现了 触发器具有记忆能力。
4Q 1Q 1Q 1D CP PO L 2D VSS (b) CC404 的引脚图
CP1、2
POL＝1时，CP＝1有效，锁存 的内容是CP下降沿时刻D的值； POL＝0时，CP＝0有效，锁存 的内容是CP上升沿时刻D的值。
4.3 主从触发器
4.3.1 主从RS触发器
Q
Q
工作原理
G1 &
& G2
G3 & 从触发器 & G4 CP
置1
Q n1 0
置0 不允许