第2章 MCS-51单片机的结构和原理
合集下载
第02章 MCS-51单片机的结构
CY
AC
F0
RS1 RS0
OV
/
P
PSW位地址
D7H D6H D5H D4H CY AC F0 RS1
D3H RS0
D2H D1H OV
D0H P
CY：进位标志。用于表示Acc.7有否向更高位进位。 加减运算时，保存最高位进位、借位状态。 AC：半进位标志。用于表示Acc.3有否向Acc.4进位。 例：78H+97H 0111 1000 +1001 0111 1 0000 1111
ALU
定时与控制 程序地址寄存器AR
CPU
。
2.2.2 控制器
控制器由程序计数器PC、指令
寄存器和指令译码器、定时和控
制逻辑电路。
相对控制器而言，运算器接受控 制器的命令而进行动作。
1)．程序计数器PC
※ PC不属于特殊功能寄存器，不可访问，在物理结构 上是独立的。 ※ 16位的地址寄存器，用于存放下一字节指令的地址， 可寻址64KB的程序存储器空间。 ※ PC的基本工作方式有：
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行 PC+1→PC； ⑵ 执行转移指令时，PC会根据要求修改地址； ⑶ 执行调用子程序或发生中断时，CPU会自动将当前 PC值压入堆栈，将子程序入口地址或中断入口地址装入 PC；子程序返回或中断返回时，恢复原有被压入堆栈的 PC值，继续执行原顺序程序指令。
用示波器检测该引脚来判断单片机是否损坏。
② PROG功能：片内有EPROM的芯片，在EPROM编程 期间，此引脚输入编程脉冲。
⑵ PSEN:片外程序存储器读选通信号输出端。 在向片外程序存储器读取指令或常数期间，每个机
器周期该信号两次有效（低电平）作为片外ROM的
单片机2
图2-1 MCS-51的外部引脚
8
单片机原理与应用
EA /VPP：片外ROM访问允许信号输 出引脚/片内 EPROM编程电压输入引脚。 它的功能是： （1）当 EA =0时，允许单片机访问片外 ROM（不允许使用片内ROM）。所以， 对于无片内ROM的单片机（如8031）此 引脚应接地。 （2）当 EA =1时，允许单片机使用片内 ROM。对于具有片内ROM的单片机， 若该引脚为高电平，则CPU在访问片内 ROM时，当访问地址超过所配置容量的 最大值时，会自动转向访问片外ROM。 （3）在对片内EPROM进行编程时，用 于输入编程电压。
23
单片机原理与应用
7．其他主要部件
暂存寄存器TMP1、TMP2：用于暂时存放从 数据总线或ACC送来的操作数。 程序地址寄存器：用于存放当前指令的地址， 具体数据由程序计数器送入。 指令寄存器：用于存放当前正在执行的指令操 作码（指令的构成在下一章中介绍）。 指令译码器：用于对指令寄存器中的指令操作 码进行分析，并把译码结果送给定时与控制部件， 作为产生微操作控制信号的依据。 内部总线：包括地址总线、数据总线和控制总 线，分别用于传递与它们的名称相对应的信号， 内部总线是各部件间进行信息传递的公共通道， 信号传递过程由CPU全盘控制，分时操作，不会 发生冲突。
1．电源引脚
VCC：+5V电源。 Vss：地线。
图2-1 MCS-51的外部引脚
4
单片机原理与应用
2．外接晶振引脚
XTAL1、2： 用于连接晶体振荡器 和微调电容，以便与 单片机内部的振荡器 构成内部时钟电路， 当采用外部时钟时， 作为外部振荡信号的 输入端。
图2-1 MCS-51的外部引脚
20
单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
第2章MCS-51单片机基本结构
令和四周期指令。
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
2.1.4
复位和复位电路
单片机在重新启动时都需要复位，MCS-51 系列单片机有一个复位引脚输入端RST。 1. MCS-51系列的单片机复位方法为：在RST上加
一个维持两个机器周期（24个时钟周期）以上
的高电平，则单片机被复位。 2. 复位时单片机各部分将处于一个固定的状态。
复位后单片机各单元的初始状态
R2 2 00
2 2u F
R S T/VP D
R1 1K
V ss
GND
未稳压电源
WDI R1 PFI MR R2 MAX813L P1.0
RESET
WDO
﹠
RST MCS-51
“看门狗”复位电路
2.1.5 MCS-51单片机的引脚功能
MCS-51单片机采用40脚双列直插式封装形式，主要包括以 下几个部分： 1. 电源引脚Vcc和Vss Vcc(40脚)：电源端，为十5V； Vss(20脚)：接地端 ，GND。 2. 时钟电路引脚XTAL1和XTAL2 XTAL1为内部振荡电路反相放大器的输入端 。 XTAL2为内部振荡电路反相放大器的输出端 。 3. 控制信号引脚RST、ALE、PSEN和EA 4. I／O(输入／输出)端口P0、P1、P2和P3 5. MCS-51单片机P3口的第二功能
单片机各种周期的关系图
机器周期 S1 S2 S3 S4 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
时钟周期 状态周期
1个机器周期=6个状态周期=12个时钟周期
4、指令周期: 它是指CPU完成一条操作所需的全部
时间。 每条指令执行时间都是有一个或几个机器周
期组成。MCS - 51 系统中, 有单周期指令、双周期指
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
第2章8051单片机硬件结构和原理
指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来的指令经IR送至ID， 由ID对指令译码产生一定序列的控制信号，以执行指令所 规定的操作。
振荡器和定时电路
• 8051单片机片内有振荡电路，只需外接石英晶体 和频率微调电容（2个30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为8051工作的基本节拍
片外程序存储器
从程序员角度看存储器
程序存储器保留地址
（1）0000H～0002H三个单元：
• 用作上电复位后引导程序的存放单元。因
为复位后PC的内容为0000H，CPU总是从
0000H开始执行程序。将转移指令存放到 这三个单元，程序就被引导到指定的程序 存储器空间去执行。
程序存储器保留地址
（2）0003H～002AH单元：
使用。
SFR之 程序状态寄存器PSW(D0H)
• PSW是一个8位特殊功能寄存器，它的各位包含
了程序执行后的状态信息，供程序查询或判别之
用。各位的含义及其格式如表2－6所列。
• PSW除有确定的字节地址(D0H)外，每一位均有
位地址
Psw中的位
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算 指令时，如果运算结果最高位(位7)向前有进位(或借 位)，则CY位由硬件自动置1；如果运算结果最高位无 进位(或借位)，则CY清0。CY也是89C51在进行位操作 (布尔操作)时的位累加器，在指令中用C代替CY。 • AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的 低半字节(位3)向高半字节有半进位(或借位)，则AC位 将被硬件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要 对F0位赋予一定的含义，由用户置位或复位，以作为 软件标志。
第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
第2章 MCS-51单片机
（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
运算器：运算器以完成二进制的算术逻辑运算单元 ALU（Arithmetic logic Unit）为核心，再加上暂存器 TMP、累加器ACC、寄存器B、程序状态标志寄存 器PSW。 控制器：控制器是CPU的神经中枢，它包括定时控
制逻辑电路、指令寄存器、译码器、地址指针
DPTR及程序计数器PC、堆栈指针SP等。
内部RAM
2. CPU的专用寄存器组
入栈时，SP值先加1，数据再压入SP指向的单元。 出栈操作时先将SP指向的单元的数据弹出，然 后，SP再减1，这时SP指向的单元是新的栈顶。
例：指令PUSH 63H
A SP 89H A 入栈过程 89H 63H PUSH ACC 80H 62H 70H 61H 60H
定 时 及 控 制
指 令 译 码 器
指 令 寄 存 器
ALU PSW
PC加1
PC DPTR
P1锁存器 内部 时钟 外接晶振 P1驱动器
P3锁存器
P3驱动器 P3.0~P3.7
P1.0~P1.7
2.2.3 中央处理器CPU(P14)
1. CPU 的结构 MCS－51内部有一个8位CPU，8位是CPU 的字长，指CPU对数据的处理是按一个字 节进行的。CPU包括： 运算器 控制器
例：ADD A , #0EH RL A MOV A， 52H
2.CPU的专用寄存器组 （3）寄存器B
寄存器B也是一个8位寄存器，在乘法和除法运算中 用作ALU的输入之一。
–
乘法运算时，ALU的两个输入分别为A、B，运 算结果存放在A、B寄存器中，其中A存放积的 低8位，B则存放积的高8位。(MUL AB) 除法运算时，被除数取自A，除数取自B；运算 结果商存于A，而余数存于B。( DIV AB) 其它情况下，B可作为一个工作寄存器使用。
TL0
RXD SBUF
TH1 IE
PSW
中断、串行口和定时器
定 时 控 制
指 令 译 码 器
指 令 寄 存 器
P1锁 存 器 P3锁 存 器
DPTR
OSC
XT AL1
XT AL2
由定时和控制部件构成的控制器，包括定时控 P3驱 动 器 P1驱 动 器 制逻辑、指令寄存器、指令译码器、数据指针 DPTR、程序计数器PC、堆栈指针SP、RAM地 址寄存器以及16位地址缓冲器等。 P1.0~P1.7 P3.0~P3.7
(p17)
普林斯顿（Princeton）结构：将程序和数据合用一 个存储器空间的结构。
哈佛（Harvard）结构：为绝大多数单片机所采用。
程序存储器ROM和数据存储器RAM截然分开。
在MCS-51系列单片机中，不仅在片内预留了一定
容量的ROM 和 RAM，以及众多的特殊功能寄存器 （SFR），而且还具有很强的外部存储器扩展能力， 程序存储器和数据存储器的寻址能力均可达64KB。
2. CPU的专用寄存器组 (6) 数据指针寄存器DPTR
数据指针DPTR是一个 16 位的专用寄存器， 其高位字节寄存器用DPH表示、低位字节寄
存器用DPL表示。既可作为一个 16 位寄存
器DPTR来处理，也可作为两个独立的 8 位 寄存器DPH和DPL来处理。
DPTR 主要用来存放 16 位地址，可通过它访
PC工作过程示例 程序 ORG 0000H INC A ;(A)+1
ROM
A
ROM 0FH 00101110 0EH 01011000
A 01101010 PC 00000000
0FH 00101110 0EH 01011000
01H 01000000 00H 00000100 执行前
A 01101011 PC 00000001
2. CPU的专用寄存器组
1、构成（6个）
与运 算器 相关 的寄 存器 指 针 类 寄 存 器 累加器A 寄存器B
E0H
FFH
F0H 寄存器B 累加器A psw DPH DPL 堆栈指针SP
程序状态标志寄存器PSW
D0H
堆栈指针SP 数据指针DPTR 程序计数器PC
83H 82H 81H 00H
DPTR
总线控制
中断系统 5中断源、2优先级
串行口 全双工 1个
并行口 4个
RST EA ALE PSEN
图2-2 80C51的基本结构
P0
P1 P2
P3
2.1.1 MCS-51单片机的内部结构
8051单片机组成部分: (1) 面向控制的8位中央处理器（CPU）
(2) 64KB程序存储器空间 (3) 64KB数据存储器空间 (5) 4KB片内程序存储器（ROM） (6) 128B内部数据存储器（RAM） (7) 一组特殊功能寄存器（SFR） (8) 32根双向并行I/O端口线(P0~P3) (9) 一个串行口(P3.0、P3.1) (10) 2个16位定时器/计数器 (11) 5个中断源
问 64 KB外部数据存储器(MOVX)或外部程序
存储器(MOVC)空间。 例 (DPTR)=0445H MOVX A, @DPTR ; 例: MOV DPTR, #2345H MOV A, #10H MOVC A, @A+DPTR ;(DPTR)=2345H ;（A）=10H ; (A)=(2355) ( (DPTR) ) A
RAM地 址 寄存器
1. CPU 的结构
128B RAM P0锁 存 器
运算器（ALU、专 4kB P2锁 存 器 ROM 用寄存器）
程序地址寄 存器
B寄 存 器
TMP1
TMP2
ACC
SP
PCON SCON TMOD
ALU ALE
TCON TL1 IP
缓冲器 PC增 1 PC
TH0
TXD SBUF
本章主要内容
2.1 MCS－51系列单片机的基本结构 2.2 MCS－51存储器组织 2.3 MCS－51的并行口结构与操作 2.4 MCS－51的引脚封装 2.5 MCS－51的时序和工作方式
第二章 MCS-51单片机的结构和原理
MCS－51系列单片机的基本结构、CPU 的组成。 MCS－51系列单片机的存储器结构、功 能区划分和各自寻址特点。 MCS－51系列单片机4个8位并行I/O端口 的各自功能和应用特点。 MCS－51系列单片机器件的外部引脚功 能、封装形式及单片机的工作方式。
2. 3 MCS-51单片机的存储器组织
一、 MCS-51存储器可以分成两大类 数据存储器，CPU在运行时能随时进行数据的写 入和读出，但在关闭电源时，其所存储的信息将丢 失。它用来存放暂时性的输入输出数据、运算的中 间结果或用作堆栈。(RAM-Random-Access Memory ，随机存取存储器 ) 程序存储器，写入信息后不易改写的存储器。断 电后，其中的信息保留不变。用来存放固定的程序 或数据，如系统监控程序、常数表格等。(ROMRead Only Memory，只读存储器)
POP 63H
89H
先进 后出
SP
SP SP
89H
80H 70H 50H 栈底
50H
栈底
出栈过程 POP ACC
2. CPU的专用寄存器组
入栈（压栈）：将断点处的PC 值或现场数据存入堆栈 出栈（弹栈）：将堆栈中的数据弹出使现场恢复 凡是关系到堆栈操作的场合，都需要借助MCS-51的CPU中 一个专用8位寄存器SP来间接指示堆栈中数据存取的位置， 该寄存器被称为堆栈指针SP。 MCS-51的堆栈是向上（即向地址增加的方向）生成的，堆 栈指针SP的初始值称为栈底。 存取数据的一端称为栈顶，在 堆栈操作过程中，SP始终指向堆栈的栈顶。 单片机复位后SP的值为07H，因此入栈数据将从08H存起。 08H~1FH为工作寄存器区1~3，故通常把栈底设计在片内 RAM中地址值较高的地方，如60H等。
64K
1 2 3 4 5 6 7 RAM 8 6264 9 10 11 12 13 14
内部RAM
2.CPU的专用寄存器组
（1）程序计数器PC（Program Counter）
PC 是 一 个 16 位 寄 存 器 ， 其 寻 址 范 围 是 64KB （ 即 216Byte）。 专用寄存器组中只有PC在物理上是独立的，其余5个 寄存器都有相应的直接地址编码（称字节地址）。 PC是一个独立的计数器，用于存放下一条待执行指令 的地址。 PC的基本工作过程可以描述为：PC中的数作为指令 地址输出给程序存储器，程序存储器按此地址输出指 令字节，同时PC本身自动加1，指向下一条指令。
概述
MCS-51系列单片机都是以8051为核心电路 发展起来的，功能上分为51子系列(基本型） 和52子系列(增强型）两类。 基本型： 8051/8751/8031 80C51/87C51/80C31 增强型： 8052/8752/8032 80C52/87C52/80C32
概述
基本型与增强型的几点不同
2.CPU的专用寄存器组
RS1、 RS0与片内工作寄存器组的对应关系
RS1
0 0 1 0
RS0
0 1 0 1
寄存器组
0组 1组 2组 3组
片内PAM地 址
00H~07H 08H~0FH 10H~17H 18H~1FH
通用寄存器名 称
R0~R7 R0~R7 R0~R7 R0~R7
工作寄存器：存放数据的寄存器，所存放的数 据可以进行数据传输、运算、逻辑运算、控制 转移等操作。 例1：MOV R2，#25H SUBB A, R2 例2：DJNZ R0, #55H
片内ROM：从4K增加到8K 片内RAM：从128增加到256 定时/计数器：从2个增加到3个 中断源：从5个增加到6个
2.1 MCS-51系列单片机的结构