多路抢答器设计
多路抢答器的设计
&目录摘要—————————————————————————————2一、绪论—————————————————————————————21、单片机抢答器的背景—————————————————————22、单片机的应用————————————————————————33、抢答器的应用————————————————————————4 }二、方案设计——————————————————————————41、总方案设计—————————————————————————42、基本功能——————————————————————————53、扩展功能——————————————————————————5三、硬件电路设计————————————————————————61、单片机的选择————————————————————————62、各模块设计—————————————————————————8、单片机最小系统——————————————————————8 '、抢答按键电路———————————————————————8、显示器电路————————————————————————9、蜂鸣器音频输出电路————————————————————10四、软件设计——————————————————————————111、程序设计——————————————————————————112、主程序设计—————————————————————————12五、调试—————————————————————————————121、仿真测试——————————————————————————12$、初始状态仿真———————————————————————12、抢答开始仿真———————————————————————13、抢答成功仿真———————————————————————13、抢答违规仿真———————————————————————14、抢答过时仿真———————————————————————142、仿真结果分析————————————————————————15六、心得体会——————————————————————————15附录:1.程序清单——————————————————————————162.硬件图———————————————————————————233.参考文献——————————————————————————23基于单片机的多路抢答器设计—硬件设计摘要,此次设计使用AT89C51单片机为核心控制元件,设计一个简易的抢答器，与数码管、报警器等构成八路抢答器，利用了单片机的延时电路、按键复位电路、时钟电路、定时/中断电路等。
多路抢答器课程设计
多路抢答器课程设计
多路抢答器是一种常用于教学活动中的设备，可以有效地提高学生的参与度和思维能力。
在设计多路抢答器课程时，需要考虑以下几个方面：
1. 抢答方式选择：多路抢答器可以有多种抢答方式，例如按键抢答、红绿灯抢答等。
根据课程的特点和学生的年龄段选择合适的抢答方式。
2. 抢答规则设定：在课堂中，抢答规则需要明确。
可以根据不同的问题类型（选择题、问答题等）设置不同的抢答规则，例如一人一次、按团队抢答等。
3. 分组设定：将学生分成小组，通过小组内部的竞争，促使他们更积极地参与抢答，并与小组成员协作交流。
4. 抢答时间限定：为了保证课堂进度和公平性，可以设置抢答时间的限定，比如每个学生回答问题的时间为30秒。
5. 抢答成绩记录：可以设置一个抢答成绩记录表，记录每个学生或小组的抢答情况，包括回答问题的正确率、反应速度等，以及给出相应的奖惩措施。
6. 做好课后总结：在课程结束后，可以对抢答器的使用效果进行总结和评估，根据学生的反馈和观察结果，对之后的教学进行改进和优化。
在设计多路抢答器课程时，需要根据教学目标和具体的课程内容进行合理安排。
同时，也要注意抢答器的使用方式不要过分强调竞争，而忽略了学生的学习兴趣和学习效果。
多路智力抢答器—毕业设计
目录前言 (1)1 多路智力抢答器的介绍 (1)多路智力抢答器的作用 (2)多路智力抢答器的分类 (2)多路智力抢答器的特性 (2)2多路智力抢答器的设计 (2)功能要求 (2)多路智力抢答器的设计步骤以及要求 (3)3多路智力抢答器的框架设计 (3)多路智力抢答器电路的设计 (3)多路智力抢答器的设计 (3)4 智力抢答器基本电路设计 (4)5定时电路设计 (8)原理及设计 (9)多谐振荡器 (9)计时器 (10)译码器 (10)定时器的工作原理 (11)6报警系统 (11)报警系统的构成 (11)报警系统的工作原理 (12)7 时序控制电路设计 (13)时序控制电路的三个功能 (13)时序控制电路的设计图 (13)时序控制电路的设计原理 (13)8.元器件介绍 (14)74LS148功能介绍 (14)74LS192功能介绍 (15)9.仿真电路实验 (16)Proteus仿真电路图 (16)10.实物制作 (17)多路智力抢答器原理图 (17)多路智力抢答器PCB制图 (17)焊接与调试 (18)焊接部分注意事项 (18)调试部分注意事项 (18)11.结束语 (18)附录 (20)参考文献 (22)多路智力抢答器前言近年来跟着电子技术生长飞快，讯息已经逐步渗透到我们生活的社会里的每个角落，同时人才高素质和信息化是信息时代的基本要求，高等教育持续发展，我们的基本生活水平也在提高，同时也提高了我们对精神文明的要求，也就是说电子领域需要更高的发展才能满足人们的需求。
通信电子信息学是一门广泛的应用在各个角落的科学技术，迅速的在发展。
如果想要学会并学好这门学科，第一是系统的学习该学科的基础理论，第二要训练技术，第三就是培养学生的几大能力对理论联系实际；实际操作的能力；设计电路的能力；综合分析实验的结果以及正确处理数据、排除和检查数据故障的能力。
同时我们对电子产品的理解也会同时的加深。
本课程设计的题目是，多元智能抢答器的试验设计，所以我会使用多个智能抢答器的设计方案是常识，数字电路的集成芯片的使用。
多路智力竞赛抢答器的设计
多路智力竞赛抢答器的设计多路智力竞赛抢答器是一个用于智力竞赛中的设备，用于记录和管理参赛者的抢答顺序和答题情况。
它可以在比赛中提供公平、公正和高效的抢答环境，确保比赛的公正性和准确性。
下面是一个多路智力竞赛抢答器的设计，包含以下几个方面的内容。
一、硬件设计：1.抢答器主控制模块：用于控制整个抢答器的工作流程，包括参赛者抢答按钮的触发、显示屏的刷新以及结果的显示。
2.抢答按钮模块：每个参赛者都有一个抢答按钮，用于在抢答时触发抢答信号，并将信号传递给主控制模块。
3.显示屏：用于显示当前抢答顺序、参赛者的编号和答题情况等信息。
4.信号接口模块：用于接收和发送抢答信号，确保信号的稳定传输和准确记录。
二、软件设计：1.参赛者管理：可以添加、修改和删除参赛者信息，包括编号、姓名和其他个人信息。
2.抢答顺序生成算法：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.抢答计时器：记录每个参赛者的抢答时间，以毫秒为单位，确保答题时间的准确性。
4.答题结果记录：记录每个参赛者的答题情况，包括答题是否正确、答题时间和得分等信息。
三、工作流程：1.参赛者注册：在比赛开始前，将参赛者的信息录入系统，并为每个参赛者分配一个唯一的编号。
2.抢答顺序生成：根据参赛者的编号和抢答时间，生成抢答顺序，确保每个参赛者都有平等的机会。
3.比赛开始：显示屏上显示第一个参赛者的编号，并开始计时。
4.抢答过程：参赛者可以按下抢答按钮进行抢答，主控制模块接收到抢答信号后，记录抢答时间，并显示下一个参赛者的编号。
5.答题过程：参赛者按照题目进行答题，系统记录答题情况，并根据答题结果给予相应的得分。
6.比赛结束：显示屏上显示比赛结果，包括参赛者的得分和排名等信息。
四、安全性设计：1.数据备份：系统应具备数据备份功能，确保比赛数据在意外情况下的安全性。
2.故障恢复：系统应具备故障恢复功能，如断电恢复、程序崩溃等情况下能够自动恢复并继续比赛。
51多路抢答器课程设计
51多路抢答器课程设计一、课程目标知识目标：1. 学生理解抢答器的原理，掌握51单片机的使用方法。
2. 学生能够运用所学知识，设计并实现一个多路抢答器的电路。
3. 学生了解抢答器在现实生活中的应用，理解其工作原理与电路设计之间的关系。
技能目标：1. 学生能够独立完成51单片机的编程与调试。
2. 学生能够利用所学知识，解决实际电路设计中的问题。
3. 学生通过动手实践，培养电路设计与制作的能力。
情感态度价值观目标：1. 学生在学习过程中，培养团队协作精神和解决问题的能力。
2. 学生通过实践，体会科技的魅力，增强创新意识。
3. 学生关注科技发展，树立正确的科技观，认识到科技对生活的影响。
课程性质：本课程为实践性较强的课程，通过理论与实验相结合的方式，让学生在实际操作中掌握知识。
学生特点：学生具备一定的电子技术基础知识，具有较强的动手能力和好奇心。
教学要求：注重理论与实践相结合，鼓励学生动手实践，培养学生的创新意识和实际操作能力。
将目标分解为具体的学习成果，以便在教学过程中进行有效评估。
二、教学内容本课程依据课程目标，结合教材内容，制定以下教学大纲：1. 抢答器原理介绍- 抢答器的基本概念- 抢答器的工作原理与分类- 51单片机在抢答器中的应用2. 51单片机基础- 51单片机的内部结构与功能- 51单片机的编程语言与指令系统- 51单片机的I/O口编程与应用3. 多路抢答器电路设计- 电路设计原理与步骤- 常用电子元件的选择与应用- 抢答器电路图绘制与仿真4. 抢答器程序设计- 程序设计基本思路与方法- 51单片机程序编写与调试- 抢答器程序功能实现5. 实践操作与调试- 抢答器电路搭建与测试- 程序下载与调试- 系统优化与故障排查教学内容安排和进度：1-2课时：抢答器原理介绍与51单片机基础3-4课时：多路抢答器电路设计5-6课时：抢答器程序设计7-8课时：实践操作与调试教学内容与教材关联性：本教学内容紧密围绕教材中关于51单片机及其应用的相关章节，确保科学性和系统性。
多路抢答器设计_EDA课程设计
目录目录 0一、方案设计与论证 (2)二、单元电路设计 (4)（一）抢答鉴别模块 (4)（二）计时模块 (7)（三）数据选择模块 (9)（四）报警模块 (11)（五）译码模块 (13)（六）分频模块 (14)（七）顶层文件 (16)（八）主电路连线图 (19)（九）将程序下载到芯片FLEX—EPF10LC84-4上，引脚图如下 (19)三、器件编程与下载 (20)四、性能测试与分析 (20)五、实验设备 (20)六、心得体会 (21)七、参考文献 (21)程序设计流程图一、方案设计与论证将该任务分成七个模块进行设计，分别为：抢答器鉴别模块、抢答器计时模块、抢答器记分模块、分频模块、译码模块、数选模块、报警模块，最后是撰写顶层文件.1、抢答器鉴别模块：在这个模块中主要实现抢答过程中地抢答功能，并能对超前抢答进行警告，还能记录无论是正常抢答还是朝前抢答者地台号，并且能实现当有一路抢答按键按下时，该路抢答信号将其余个绿抢答封锁地功能.其中有四个抢答信号s0、s1、s2、s3；抢答使能信号s；抢答状态显示信号states；抢答与警报时钟信号clk2；系统复位信号rst；警报信号tmp.2、抢答器计时模块：在这个模块中主要实现抢答过程中地计时功能，在有抢答开始后进行30秒地倒计时，并且在30秒倒计时后无人抢答显示超时并报警.其中有抢答时钟信号clk2；系统复位信号rst；抢答使能信号s；抢答状态显示信号states；无人抢答警报信号warn；计时中止信号stop；计时十位和个位信号tb，ta.3、数据选择模块：在这个模块中主要实现抢答过程中地数据输入功能，输入信号a[3..0]、b[3..0]、c[3..0]；计数输出信号s；数据输出信号y；计数脉冲clk2，实现a、b、c按脉冲轮流选通，在数码管上显示.4、报警模块：在这个模块中主要实现抢答过程中地报警功能，当主持人按下控制键，有限时间内人抢答或是计数到时蜂鸣器开始报警，有效电平输入信号i；状态输出信号q；计数脉冲clk2.5、译码模块：在这个模块中主要实现抢答过程中将BCD码转换成7段地功能.6、分频模块：在这个模块中主要实现抢答过程中实现输出双脉冲地功能.7、顶层文件：在这个模块中是对前七个模块地综合编写地顶层文件.抢答器地设计分析按照要求，我们可以将整个系统分为四个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块；译码显示模块.对于需显示地信息，需要增加或外接译码器，进行显示译码.考虑到实验开发平台提供地输出显示资源地限制，我们将组别显示和计时显示地译码器内设，而将各组地计分显示地译码器外接.整个系统地大致组成框图如图2.1所示.LED ALED BLED CLED D图 2.12 电子抢答器地结构原理2．1 电子抢答器地整体结构电子抢答器地整体结构如图1所示.它包括鉴别与锁存模块、定时与犯规设置模块以及计分模块.二、单元电路设计（一）抢答鉴别模块1、VHDL源程序library ieee。
简易多路抢答器的设计
实验八 简易多路抢答器的设计一、实验目的1、熟悉优先编码器74LS148和显示译码器74LS47的逻辑功能；2、掌握抢答器的工作原理及设计方法。
二、实验设备及器材1、数字综合实验台 1台2、数字万用表 1块1、 器件：74LS148一片、74LS47两片、发光二极管一个、共阳极数码管一个、74LS279一片（或74LS74双D 触发器两片）以及按钮开关和电阻若干。
三 、设计基本要求1、 该抢答器能同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S 0、S 1、S 2、S 3、S 4、S 5、S 6、S 7。
2、 给主持人设置一个控制开关，用来控制系统的清零和抢答开始。
3、 抢答器应具有数据锁存和显示功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED 数码管上显示出选手的编号，同时要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4、 设计完成以上功能的电路，并在实验台上实现。
*可增加扩展功能，如声音提示、限时抢答等，由设计者自行掌握。
四、设计报告要求1、 根据设计要求拟写设计方案，并画出总体框图。
2、 画出逻辑电路图，并叙述其工作原理。
3、 给出测试结果，分析优缺点，并指出改进建议。
五、设计提示1、 显示译码电路部分显示译码电路可采用显示译码器74LS47和共阳极数码管搭接而成。
参考电路如图X 所示：数码管和74LS47的相关资料。
2、抢答电路部分抢答电路可用优先编码器74LS148和按钮开关电路组成，参考电路如图Y 所示。
3、抢答信息存储与控制部分抢答信息存储与控制可由RS 锁存器或D 锁存器组成的数码寄存器完成，如图Z 所示。
图X 译码显示电路清除74LS47BI’/RBO’图Y 抢答电路。
多路抢答器的设计与制作
多路抢答器的设计与制作多路抢答器是一种常见的电子设备，广泛应用于学校、培训机构、竞赛等场合。
其设计与制作涉及电子技术、程序设计等多个领域，具有一定的技术难度。
本文将从多路抢答器的原理、设计要点以及制作过程等方面进行详细探讨。
一、多路抢答器原理多路抢答器是通过电子设备实现对多个参与者进行快速抢答并记录得分的系统。
其原理主要包括信号输入与处理、得分记录以及显示等几个方面。
信号输入与处理是多路抢答器的核心部分。
常见的信号输入方式包括按键式和无线式两种。
按键式抢答器通过参与者按下相应按键来触发信号输入，而无线式则通过无线设备将参与者发出的信号传输到主控制单元。
得分记录是指在参与者快速抢答回答后，系统能够准确记录并显示其得分情况。
这需要在系统中设置相应的得分计算规则，并通过程序实现对参与者快速回答情况进行判断和计算。
显示部分主要包括显示屏幕和指示灯两种形式。
显示屏幕通常用于显示参与者的得分情况以及抢答的结果，而指示灯则用于指示参与者抢答的状态，如是否已经按下按键等。
二、多路抢答器设计要点设计多路抢答器需要考虑多个方面，包括系统稳定性、操作便捷性以及扩展性等。
系统稳定性是设计多路抢答器的首要要点。
在信号输入与处理部分，需要保证信号传输的稳定性和准确性。
对于按键式抢答器，按键需要具有良好的触发感和反馈感；对于无线式抢答器，无线传输设备需要具备稳定的信号传输能力。
操作便捷性是指多路抢答器在使用过程中操作简单、方便。
参与者能够快速准确地进行抢答回答，并能够清晰地看到自己和其他参与者的得分情况。
此外，系统还应提供一些辅助功能如倒计时提醒等，以提高整个系统的使用便捷性。
扩展性是指多路抢答器能够满足不同场合和不同规模比赛需求。
在设计上应考虑到系统模块化、可拓展性，以便根据实际需要进行扩展和改进。
例如，可以通过增加参与者数量、改变信号输入方式等方式来扩展系统的功能。
三、多路抢答器制作过程多路抢答器的制作过程可以分为硬件设计和软件编程两个阶段。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计报告学生姓名:刘科学号：************* 学院: 电气工程学院班级: 电自1418题目: 多路抢答器设计指导教师：杨修宇职称: 助理实验师指导教师：张光烈职称: 副教授2016年 7 月 7日一．设计要求设计一台四路抢答器，具体要求如下：（1）抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志。
（2）当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮；（3）有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。
当达到限定时间时，发出声响以示警告。
（4）在电路中设计一个计时功能电路，要求计时电路按秒显示，最多时限为1分钟，当时间显示一旦到达59秒，下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。
亦可倒计时显示。
二．设计原理及框图如图1所示为四路抢答器的电路框图。
其工作原理为：接通电源后，主持人将开关拨到“开始”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上，抢答器完成（优先编码判断、编号锁存、编号显示、扬声器提示）。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
当一轮抢答时间结束后而四位选手没有抢答，定时器显示为零。
如果再次抢答必须由主持人再次操作“开始”和“开始”状态开关，主持人按下开关后所有的显示及工作状态回到初始状态，以便进行下一次答题。
整个电路框图主要分为抢答电路和倒计时电路两部分，其中抢答器电路由编码器电路，触发器电路，译码器电路，数码管显示电路组成。
译码电路用来译出编码，数码显示部分用来显示按下的选手号码。
另一部分倒计时电路用来显示选手抢答剩余时间，由减法计数器和时钟振荡电路构成。
图1 原理框图三．器件说明四路抢答器电路设计所用器材如表1所示。
表1 使用器材表74LS148 1片74LS138 1片74LS273 1片74LS192 3片7404 3片7408 2片7427 1片7400 1片LED 4只74LS11 3片时钟脉冲2只SPDT开关1只共阴极显示3只PB_DPST开关4只器蜂鸣器1个30欧电阻1只1千欧电阻2只以下先介绍几个主要器件的功能：（1）优先编码器——74LS148图2 74LS148的引脚图上图2为74LS148的引脚图， 74LS148优先编码器及8—3编码器，输出3位2进制数，以代表不同的低电平信号。
下面表2是优先编码器的真值表。
表2 74LS148的真值表优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。
一般编码器的输入端只能有一个为有效信号，才能进行编码。
优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号。
优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。
其中，输入端为0I～7I。
输出端为A0～A2（低电平有效）。
EI为使能输入端，低电平有效。
EO为使能输出端，当EI=0时，EO=1表示有有效信号输入。
GS 为扩展输出端，GS=0时，表示编码器工作，GS =1时表示编码器不工作。
（2）十进制同步加/减计数器——74LS192图3 74LS192引脚图上图3为74LS192的引脚图，74LS192是可预置的十进制同步加/减计数器，下面表3是74LS192的真值表。
表3 74LS192真值表计数器初始状态与减法还是加法无关。
计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。
计数器还具有加载功能，加载后，计数器不论原先是什么值，输出为加载值。
不进行清零和加载操作，计数器一直循环计数，无所谓从哪里开始。
减法计数时，0变9时，借位输出有效，从这个角度讲，可以认为从9开始，就如加计数是9变0时进位，可以认为从0开始。
在LD为高电平时输出端则输出为你设置的那个数。
其中，CPU为加计数时钟输入端，CPD为减计数时钟输入端。
LD为预置输入控制端，异步预置。
CR为复位输入端，高电平有效，异步清除。
CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。
（3）3线-8线译码器——74LS138图4 74LS138引脚图上图4为74LS138的引脚图， 74LS138 为3 线－8 线译码器，下面表4是74LS138的真值表。
表4 74LS138真值表当一个选通端(E1)为高电平，另两个选通端和为低电平时，可将地址端(A0、A1、A2)的二进制编码在Y0至Y7对应的输出端以低电平译出。
A0～A2对应Y0～Y7;A0、A1、A2以二进制形式输入，然后转换成十进制，对应相应Y的序号输出低电平，其他均为高电平;无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1,此时芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
比如:A2A1A0=110时，则Y6输出端输出低电平信号。
其中，A0～A2为地址输入端， E1为选通端, 、为选通端(低电平有效)，～为输出端(低电平有效)。
（4）8位数据/地址锁存器——74LS273图5 74LS273引脚图上图5为74LS273的引脚图，74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器，下面表5是74LS273的功能表。
表5 74LS273功能表1脚是复位CLR，低电平有效，当1脚是低电平时，输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0，即全部复位；当1脚为高电平时，11(CLK)脚是锁存控制端，并且是上升沿触发锁存，当11脚有一个上升沿，立即锁存输入脚3、4、7、8、13、14、17、18的电平状态，并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。
其中，1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。
（4）另外，7404为非门，7408为与门，7400为与非门，7427为三输入或非门， 74LS11为三输入与门，以实现各种逻辑运算关系。
四．设计过程设计电路见图6所示。
抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志。
四个发光二极管（LED1）全灭而选手编号数码管（U6）显示为零。
当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮同时选手编号数码管（U6）显示优先抢答者编号并引发报警电路发出声响提示；有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。
当达到限定时间时，发出声响以示警告。
在电路中倒计时电路控制选手抢答时间，由两片74192构成60进制减法计数器，并且由两只数码管（U8和U9）显示倒计时时间。
当在倒计时时间内有选手抢答，时间定时在抢答时刻；当倒计时电路显示“00”时下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。
抢答电路选用优先编码器 74LS148 和锁存器 74LS273 来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时显示电路显示编号（显示电路采用七段数字数码显示管）和译码显示优先抢答选手的LED灯亮；二是禁止其他选手按键，其按键操作无效。
如有再次抢答需由主持人将start开关重新置“清除”然后才可能进行。
图6 四路抢答器设计电路图此四路抢答器各个部分电路构成，各种部分电路分工明确完成抢答器的基本功能，现由各个部分电路去分析抢答器的设计过程。
（1）抢答电路设计抢答电路是抢答器设计的关键，它要完成核心功能有：当参赛选手按动抢答键时，LED发光，并显示相应的组号，抢答电路封锁和定时电路开始工作；当设定的答题时间到，即灯泡第一次熄灭表示时间到，答题人不准再答题。
抢答电路包括控制电路、优先编码电路和锁存电路。
抢答器控制电路与优先编码电路和锁存电路难舍难分，所以在抢答器的控制电路里一起分析优先编码电路和锁存电路以及译码电路和显示电路两部分小电路。
其设计电路图如图7所示。
优先编码电路的设计：编码器采样74LS148作为编码芯片，将输入的信号进行编码，然后输出二进制码，输出接到74LS273上，A0、A1、A2 均分别接到74LS273的D1、D2、D3上，当输出均为高时表示无选手按下，D1、D2、D3为无效电平，D触发器输出为低，即无编码输出。
锁存电路的设计：74LS273（D触发器）作为数据锁存器，是本次电路中的关键部分，本芯片在这个电路中主要起到一下两个功能：当总复位开关按钮按下时，锁存器处于复位状态，触发器输出端为全零，即LED数码显示为零，抢答器准备开始抢答；当一次抢答工作完成时，触发器启动锁存功能，触发器输出端一直处于本次输入状态，数码管始终显示本次抢答状态，直至总复位开关按钮按下为止，随即清零。
准备进行下一轮的抢答工作。
译码电路和显示电路的设计：以74LS138作为译码器，74LS148编码器采样输出的二进制码，经过74LS273锁存后74LS273的Q1、Q2、Q3分别接74LS138的A、B、C将二进制码进行译码操作，转化为各个选手的LED灯亮灭。
5VVCC Array图7 抢答电路设计图（2）抢答倒计时电路设计抢答倒计时电路由两片十进制可逆计数器74192构成，U5为个位计数器，预置初值“9”；U4为十位计数器，预置初值“5”，通过级联U5、U4实现60秒倒计时。
如图8所示。
U15A7408N图8 60进制倒计时电路设计图当主持人按一下“START”按键时，START引脚输入低电平，计数器获得初值“59”，并在减计数时钟信号（正常运行时时钟为1Hz，调试时为100kHz。
）的驱动下，开始倒计时。
在此期间，如果有选手抢到答题权，A、B、C、D输入低电平，U17A输入高电平，三输入与门74LS11输出低电平，60进制计数器失去时钟信号，停止计数。
如果在60秒内没有选手抢答，当计数器运行到“00”时，U4的B0引脚输出低电平，使计数器停止在“00”状态，等待下一次抢答。
通过两只BCD码数码管与两片74192相连，实现对倒计时的显示功能。
其中，U8为十位，U9为个位。
（3）报警电路的设计报警电路由一片可逆十进制计数器74LS192构成，如9所示。