用于UHF RFID的功率放大器设计

合集下载

一种小型化便携式UHF RFID读写器的实现

一种小型化便携式UHF RFID读写器的实现卓建亮;文光俊;李建【摘要】设计实现了一款小型化便携式UHF RFID读写器.采用Impinj公司的射频收发芯片R1000作为核心芯片,并结合电源管理模块、ARM7及其外围电路的设计,实现工作频率为860 MHz～960 MHz软件可调,可兼容EPC global Gen2和IS018000-6C两种标准.在8 dBi天线下,该读写器实现3 m以上的读写距离,并且可多标签读写.【期刊名称】《微型机与应用》【年(卷),期】2011(030)008【总页数】3页(P18-19,22)【关键词】UHF RFID;读写器;R1000;ARM7;便携式【作者】卓建亮;文光俊;李建【作者单位】电子科技大学通信与信息工程学院射频集成电路研究室,四川成都611731;电子科技大学通信与信息工程学院射频集成电路研究室,四川成都611731;电子科技大学通信与信息工程学院射频集成电路研究室,四川成都611731【正文语种】中文【中图分类】TP914.4R1000芯片是Impinj公司的UHF RFID便携式读写器核心模块。

R1000内部集成了约90%以上的射频收发系统所需的元件，采用Atmel公司的ARM7处理器AT91SAM7S256作为MCU，增加外部驱放芯片设计，可在8 dBi增益的天线下实现稳定读写距离3 m以上。

1 系统设计本设计中，UHF RFID读写器硬件部分设计主要包括三部分[1-2]：(1)R1000及外围电路;(2)ARM7及外围电路;(3)电源管理模块。

如图1所示，R1000及其外围电路完成射频信号的收发、变频、数模/模数转换以及数据的调制/解调；ARM7及其外围电路对来自R1000或主机的数据按照协议进行处理，实现协议功能，并提供对外的通信接口；电源管理模块接收外部3.7 V DC输入转换成系统其他模块所需要的1.8 V、3.3 V、5 V，并提供相应的带负载能力。

UHF-RFID

4.2.2变频增益/损耗18
4.2.3线性度19
4.2.4阻抗匹配20
4.2.5隔离度20
4.3噪声分析20
4.3.1闪烁噪声20
4.3.2热噪声22
4.4下混频器的结构分析23
4.5下混频器电路设计24
4.5.1核心电路24
4.5.2偏置电路26
4.5.3缓冲级电路27
4.6电路结构27
4.7仿真结果28
从系统设计角度来看，实现智能物流管理的关键技术就是射频识别技术，也就是标签和读写器技术。离开系统中任何一个组成部分，系统都不成系统，尽管如此对于一个系统而言还是有重有轻之分的。一般认为，电子标签是射频识别技术的关键，所以一般提到射频识别，人们总会想到那个小小的电子标签，然而读写器在RFID系统中也担负了非常重要的作用，通过读写器从空间接收标签的反射回波，识别过程才能实现。故读写器是标签可识读的保证，也是RFlD系统的基本保证。
（4）线性度
LNA接受的信号是微弱的，而且受传输路径的影响，信号的强弱是变化的，在接受信号的同时又可能伴随许多强干扰信号混入，这要求放大器有足够大的线性范围。
此外，LNA须有一定的选频作用，抑制带外和镜像频率干扰。
3
本文从各个指标的角度出发，对低噪放大器的拓扑结构进行分析优化，目的是为了从本质上理解LNA的组成，深入探究每个部分的作用。而后面的混频器设计将采用相反的方式研究。
3
LNA位于射频电路前端，需要进行长时间工作，就必须降低其功耗，因此LNA应是小信号放大器，必须设置静态偏置，且应使用低电源电压、低偏置电流。此设计直接使用电阻和MOS管组合为共源放大MOS管栅极提供偏置电压，如图3.1所示。偏压大小为Vb=600mV,偏置电阻大小R1、R2=10K。

UHF RFID实验手册

1、UHF RFID读卡实验1.1、EPC Gen2读、写标签号实验实验目的理解UHF RFID的工作原理，并掌握其与HF RFID工作原理的异同点。

掌握EPC标签号的存储区域以及结构特点。

实验设备UHF 读卡器一个、UHF 天线一个、USB连接线一条、9V电源适配器一个、电脑一台、UHF实验上位机软件实验知识预备与原理1.UHF-RFID工作原理在UHF RFID阅读器及电子标签之间的通讯是采用电磁反向散射耦合方式完成。

电磁反向散射耦合方式类似雷达的工作原理，如下图所示。

阅读器就像手电筒，标签就像一个镜子，标签反射最大，就是逻辑“1”。

标签反射最小，就是逻辑“0”。

阅读器开始工作之后，通过天线先向空间发送860～960 MHz频率范围的载波，激活标签，然后开始发送带调制的命令信息到标签（TAG），可以采用ASK 调制，脉冲间隔编码（Pulse Interval Encoding），通讯速率26.7到128 KBIT/S。

在高频范围内的标签收到阅读器发出的高频载波信号，标签天线接收到特定的电磁波，天线就会产生感应电流，在经过整流电路时，激活电路上的微型开关，给标签供电。

标签上的电子线路，将根据阅读器发出信息，通过ASK或者PSK 耦合方式进行调制，FM0等编码方式，向阅读器反馈相关信息。

UHF标签电路采用ASK和PSK的调制方式，将编码信息发送给阅读器，实现了阅读器和标签之间的双向通讯。

相互认证通过之后，阅读器会向电子标签发出读、写、锁定、kill、盘存等操作指令。

2.EPC编码产品电子代码(EPC编码)是国际条码组织推出的新一代产品编码体系，原来的产品条码仅是对产品分类的编码，EPC码是对每个单品都赋予一个全球唯一编码，EPC编码96位(二进制)方式的编码体系，可以为2.68亿公司赋码，每个公司可以由1600万产品分类，每类产品有680亿的独立产品编码，形象的说可以为地球上的每一粒大米赋一个唯一的编码。

UHF频段RFID天线的小型化设计与分析

UHF频段RFID天线的小型化设计与分析一、综述随着无线通信技术的飞速发展，RFID（无线射频识别）技术已广泛应用于各个行业，从物流追踪、库存管理到门禁系统等。

特别是在UHF（超高频）频段，RFID系统的读写距离和读取速度得到了显著的提升，使其成为物联网领域备受关注的通信技术之一。

RFID系统主要由RFID阅读器（读写器）和RFID标签（电子标签）组成。

在UHF 频段，RFID阅读器和标签之间的能量传输主要依赖于天线。

传统RFID 天线由于尺寸大、损耗大等问题，在实际应用中逐渐暴露出性能不足的问题。

对UHF频段RFID天线进行小型化设计与分析显得至关重要。

天线的工作原理与性能参数：首先介绍RFID天线的基本工作原理，以及影响其性能的主要参数，如增益、驻波比、效率等。

小型化设计方案：探讨在UHF频段实现RFID天线小型化的各种途径，包括采用截断正方形贴片天线的SRR负载的超材料、开槽环谐振天线、截断正六边形贴片天线等。

同时将几种方案应用于实际中评估性能。

性能分析: 讨论在上述小型化方案中，如何优化设计以提高天线的性能，如提高方向性、减少互扰、降低损耗等，并分析这些方法在实际应用中的优势和局限性。

仿真实验与实际测试：通过使用电磁场仿真软件对小型化RFID天线进行初步设计估计，然后通过实际制作和测试对比实验数据，来验证改进方案的有效性和可行性。

_______技术简介RFID（Radio Frequency Identification，射频识别）技术是一种基于无线射频通信的非接触式识别技术。

它通过无线电讯号识别特定目标并读写相关数据，而无需建立机械或光学接触。

RFID系统通常由标签（Tag）、读取器（Reader）和后端管理系统组成。

在RFID应用中，当标签进入阅读器的射频场范围内时，标签会自动激活并与读取器进行通信。

标签内包含了可编程的存储器和天线，用于存储信息、识别码以及接受命令。

读取器发送的无线电波能量会激发标签内的电路，使其能够传输存储在其中的唯一识别信息。

UHF频段近场耦合RFID读写器天线设计

２年３月２日收到０１９
和贴片天线。他们的谐振频率取决于天线的尺寸。
对于偶极子，当波长是天线长度的两倍的时候产生
谐振；于环天线，对当波长和天线长度相等时产生谐振；贴片天线基材的介电常数通常影响天线的谐振频率，是，但一般来说，当天线的长度为半个波长时就产生谐振。可见，相同谐振频率下，用偶在采极子结构的天线尺寸最小Ｊ。而且，根据弯折偶极
用商业软件ＺｌｄＩ３ｅｎＤ进行仿真设计和优化，出了天线的反射系数、ａＥ给辐射特性和电流分布。在仿真的基础上，行了实物进制作并测试，实测与仿真吻合较好，满足实际应用的需求。
关键词ＲＩＦＤ中图法分类号
偶极子
天线
近场耦合Ｂ
⑥
２１ＳｉＦｃ．ｎｎ．０ｃｅｈＥｇｇ１．
ＵＦ频段近场耦合ＲＩＨＦＤ读写器天线设计
苏艳黄海洋陈东杰
（南理工大学广州汽车学院，州５００）华广１８０
摘
要设计了一款用于ＵＨＦ频段近场耦合ＲＩＦＤ读写器天线。采用弯折偶极子天线结构，大地减小了天线的尺寸。利极
天线的最大尺寸，Ａ为波长ｊ。在近场中，强的大场小与离天线距离的三次方成反比，量储存在变化能的电场和磁场之中，利于进行能量耦合，易受有不环境的影响。

零中频UHF RFID接收机中的低噪声放大器设计英文

第30卷　第2期2007年4月电子器件Ch inese Jou r nal Of Elect ro n DevicesVol.30　No.2Ap r.2007CMOS L N A f or Homodyne UHF RF ID Receiver 3Z H A N G Ru n 2x i 1,S H I Chu n 2qi 1,CU I J i a n 2mi n g 1,L A I Zon g 2shen g 1,CAO Fen g 2w en21.I nst i tut e of Microel ect ronics Ci rcuit &S ys tem ,East Chi na Normal Universit y ,S hangh ai 200062;2.Dept of Microelect ronics ,S uzhou Vocati onal Uni versi t y ,S uzhou J i angs u 215000Abstract :A 1.2V 900M Hz L NA for U HF R F I D (Ult ra High Frequency Radio Frequency Identifica tion )system s implement ed i n TSMC 0.18μm st andard CMOS process ha s been proposed.The ci rcui t ry i s ad 2vise d based on t he feat ures of t he RF ID application.This induct ivel y degenera ted com mon 2source low noi se amplifier p rovides a forward gai n of 20.8dB wit h a noi se figure of onl y 1.1dB whil e eac h stage drawi ng a 2bout 10mA current f rom 1.2V supply volt age.The spurious t hree stage s st r uct ure which reuses t he bias current guara nt ees a reverse i solat ion about -87dB.This LN A achieves IP3of -8.4dB m ,1dB compres 2sion of -18dB m.K ey w or ds :receiver ;U H F R FID system ;homodyne ;CMOS low noi se amplifierEEACC :1220;2570F零中频UHF RFID 接收机中的低噪声放大器设计3张润曦1,石春琦1,崔建明1,赖宗声1,曹丰文21.华东师范大学微电子电路与系统研究所,上海200062;2.苏州职业大学电子系,江苏苏州215000收稿日期:2006204211基金项目:上海市科委项目资助(AM0513);苏州学院资助(06019)作者简介:张润曦(19782)男,博士生,华东师范大学微电子与电路系统研究所,苏州学院助教,主要研究方向为模拟集成电路设计,51041202035@st ;石春琦(2),博士生,华东师范大学微电子与电路系统研究所,研究方向为模拟集成电路设计;崔建明(2),博士生,华东师范大学微电子与电路系统研究所,研究方向为模拟集成电路设计;赖宗声(2),博导,教授,华东师范大学微电子与电路系统研究所,研究方向为集成电路设计;曹丰文(2),教授,苏州学院电子工程系,研究方向为集成电路设计摘　要:介绍了一个基于0.18μm 标准CMOS 工艺,可用于零中频U HF RF ID (射频识别)接收机系统的900M Hz 低噪声放大器.根据射频识别系统的特点与要求对低噪放的结构、匹配、功耗和噪声等问题进行了权衡与分析,仿真结果表明:在1.2V 供电时放大器可以提供20.8dB 的前向增益,采用源端电感实现匹配并保证噪声性能,噪声系数约为1.1dB ,放大器采用电流复用以降低功耗,每级电路从电源电压上抽取10mA 左右的工作电流,并使反向隔离度达到-87dB.放大器的IP3为-8.4dB m ,1dB 压缩点为-18dBm.关键词:接收机;超高频段射频识别系统;零中频;互补金属氧化物半导体低噪声放大器中图分类号:TN 722 文献标识码:A 文章编号:100529490(2007)022******* The application pot enti alit y of low cost and low powe r di ssipation U HF R FID syst em [1](e.g.,t ransport ation ,retail )has mot ivate d t he investi ga 2t ion of low 2noi se f ront end t echni que s i n st anda rd CMOS p rocesses.Rece nt work ha s demonst rat edt he viabilit y of CMOS RF f ront end i n 900MHz and hi gher f reque ncies [227]Typical U HF R FID receiver s ’f ront 2end are show n i n Fi gure 1.Bot h can opera te properl y wit hDS B 2AS K signal regul ated by U HF EPC global8.protocol.In Fig.1(a ),het erodyne arc hi tect ure exhi bi t s a serious i mage rej ection problem ,com 2monly ,i ma ge rejection filt ers realized as a pa ssive and exter nal component and not accept able for monol it hic i nt egration.The homodyne arc hi tect ure i n Fig.1(b )offers a n important advantage over a heterodyne count erpart.The probl em of image re 2jection is circumvent ed for zero IF.But ,sim ult a 2neousl y ,LNA in t hi s archit ect ure requi res addit ive performance ,such as hi gher reverse i solation.(a )Heterodyne receiver f ront 2e nd(b )Homodyne receiver f ro nt 2endFig.1　TWO receive r architecture s1　L NA Design and AnalysisThe primary goal i n t he desi gn of an L NA i s t o achieve lowest noi se wi t h reaso nable power di s 2sipation ,of course ,low suppl y vol tage and hi gh rever se isol ation peculiar to R FID application.Inorder to match wit h a n off 2chip 50Ωreal source i mpedance ,t here a re t hree usual mea ns ,i. e.,fee dback ,paral lel 50Ωresi stor and i nduct ive source degeneration.The drawback of feedback to 2pology i s t he rel atively low volt age gain at hi gh frequencies for t he bandwidt h limit ation at out put node.Parallel 50Ωresist or i nt roduce s a bound of 3dB on t he achievable noi se fi gure for t he t hermal noise of t he re si stor.In t his paper ,we employ t he i nduct ive source degeneration to provi de a mat cha 2bl e real part .Neglecti ng t he gat e 2drai n and source 2bul k capaci ta nce ,accordi ng to Fi g.2,we can writ eZ =(L +L )++L I ,f y 2nat e at t he f requency of int erest.Therefore ,an on 2chip L C mat ching net work may be needed.Fig.2　Inp ut stageThe noise figure ca n be appro ximat ed i n t he Fig.3,noise cont ri buted by second and followi ng st ages can be ignored when t he fi rst st age ’s gai n is enough.Several noi se sources will i nfl uence t henoi se figure of t he L NA.The source re si st ance ,i nducti ve resi st ance ,gate resi stance and cha nnel t hermal noi se cur re nt are i mportant.Amo ng t he se sources ,t he t hermal noi se is t he most significant.Accordi ng to ref.[8],4k Tγg m i s a ble to accepta bly p redict t he t hermal noi se of MOSFE T in sat ura 2tion.Experi ment al st udies have shown t hat γmay be as high a s 2to 3for short cha nnel devices oper 2at ing i n sat uration.The n we writ eI 2n =4kT γg m1Wi t h t he circuit ill ust rat ed in Fig.3,t he e 2quivalent t ransconductance of t he fir st st age ca n be wri tt en as [9]G eq =g m1Q in =g m1ωC gs (R s +ωT L s )=ωT2ωR s Fig.3　Equivalent circ uit for n oise figure calc ula tingwhere we have used t he app roxi ma tion t hat ωTi s t he rat io of g m1t o C gs .Q in i s t he effective i nput Q value of t he i nput sta ge.We can note t he ove rall t ransconductance is i ndepe ndent of t he device i nner I 2ff y T f y y154第2期张润曦,石春琦等:零中频U HF R FID 接收机中的低噪声放大器设计8i n s g s 1C gs sg m s C gsn practi ce t he i rst t wo t erm s ma not re so t ransconductance.t happens w hen t he two com peti ng e ect s cancel p reci sel .he noi se i gure is achi eved b t he tot al output noise power divided bt he noi se power at t he output onl y due to t he i nput noise power.We have[N F ]=1+R l R s +R gR s+R s g m1ωωT 2w here neglect ing t he cont ri bution of subse 2quent st ages.Obviously ,t he noi se figure will i m 2prove wi t h decreasing t he widt h of t he device.Of course ,it i s helpful to use new t echnology whilet he noi se fi gure is p roportional to 1/ω2T .F ig.4　C omplete LNA schematic with on 2chip in put matching2　Discussion &Simulat ion ResultsA complet e circuit is shown i n t he Fi g.4.In t hi s circuit ,bot h M 1and M 2operat e a s common 2source stage s ,but t hey share sa me bias current.It i s significant t o save power di ssipat ion by t he reuse of t he bias current.A not her com mon source st age i s followed to dri ve a 50Ωload.There are spuri 2ous t hree stage s in t his circuit.The signal ampli 2fied by M 1i s coupl ed to t he gate of M 2by M 1while t he source of M 2i s bypassed by C 2.In practice ,parasitic bot tom 2plat e capacit ance of C 1may limit t he gain of LNA.M 2plays a very i mportant role i n t hi s circuit by improving t he reverse i solation.It i s meani ngf ul t o lower t he L O unexpecta ble lea kage produced by t he fol lowing mi xer ,which will int ro 2duce unnecessary interf ere nce for Int errogators.To opt imize t he noi se performance of L NA ,we at t ai n noi se figure i n a way [9]t hat t ake s power di ssipation i nto account.According to t hi s powe r 2const rai ned noi se opti mi zation ,we achieve t he op 2f M T M t he i np ut device.The choice i s com mon and some 2what arbi t rary.In fact ,i t i s t he consequence of suppressi ng t he Miller effect and reduci ng t he de 2vice ’s own i nt ernal noi se.At a bias current of 10mA ,t he value of ωT i s achieved.In order to gener 2at e a real part of 50Ω,L s m ust be 3.5n H.Reso 2nati ng agai nst t he capacit ance of C gs at 900MHz requi re s a t ot al induct ance of about 20n H ,so t hatL g i s app roximat ely 16.5n H.The input and out 2p ut resonances are commonly set equal to each ot h 2er ,but an offset ca n be advantageous to yield a broader and flat t er response.An LNA based on t his topology ha s been sim 2ulat ed i n ADS wit h TSMC _CM018RF proce ss.The M 1st age is biased by an i np ut bia s net work.The re si stor R B I A S i s chosen e nough t hat it s equiva 2le nt noise cur re nt i s small eno ugh to be ignore d.In t hi s 50Ωsystem ,several kilohm is adequat e.The gat e i nduct ance L g is somewhat la rge.A planarspi ral of t his value would consume t re me ndous di e area and it s lossi ness woul d al so de grade t he noi sefigure significant ly.We realize only part of t he t o 2tal wi t h a bondwire and t he rest wit h an ext ernal i nductor.Excell ent repeata bili t y is possi ble for t he rel ative dimensional st abilit y.The i nductor L s is realized as ei t her a bondwi re of 3.5mm le ngt h or as an on 2chip planar spiral.A spiral inductor L d act s as t he load i nducta nce to resonat e a gai nst t he drain capacit ance of M 2a nd gate capaci tance of M 3.An open 2drain st age drives a 50Ωload.Aft er con 2st ructi ng ,we found t hat t he i nput re sona nce hap 2pened in a hi gher f requency ot her t han t he maxi 2mum gai n ,an on 2c hip L C net work was used to ad 2j ust t he i nput re sona nce.Usi ng t hi s ci rcuit ,t he si mulated forward gain of LNA was about 20.8dB and noi se figure was 1.1dB wit h 24mW power dissipation at 1.2V supply volt 2age.About half of the total power (10.8mW )is used i n t he output stage and able to be reduced by decrea 2sing t he size of M 3wit hout degrading t he noise per 2formance.T o the aut hors ’knowledge ,t he rever se i 2solation about -87dB i s t he hi ghe st one reported f MOS f U F 254电　子　器　件第30卷8t imum wi dt h o input t ransi stor 1.he t ransi stor 2i s chosen here to have t he same widt h a sto da te or a C a mpli ier operati ng a t H ba nd. (a)S 21 (b)S 12 (c)1dB Comp ression (d)Noise FigureFig.5 Fi g.5(a ),(b )ill ust rat e t he si mulat ed S 21,S 12of t he amplifier.A 1-dB compre ssion point sim ulation yielded -18dB m ,as shown i n Fig.5(c).The noise figure i s show n i n Fi g.5(d).T a ble.1　Compar iso n of 0.9～5.8GH z CMOS L NA per for ma nce reported in the litera tur e Y ea r G ain Re ver se isolation N F/dB V/V P/mW f req/GHz IP3/dBm Tec hnology/μmRef 200411.57-19.56dB 2.51 4.5 5.8-5.470.18[2]200320-35dB 2.4 3.37.2 2.4-3.40.25[3]200119.9-47.8dB 2.5214.7 2.420.35[4]199922NA 2.5 1.512 2.520.35[5]199815NA 2.8 3.654 1.9-100.8[6]199622NA 3.5 1.530 1.5-9.30.6[7]This work 20.8-87dB1.11.2240.9-8.70.183　ConclusionThe paper p rese nt s a 900MHz LNA i mple 2mented in a 0.18μm CMOS process.Analysis of 2t he a mplifier provides some insight s of t he pro 2posed LN A desi gn.The performance repre sent s ac 2cepta ble compari ng wi t h rece nt wor k li ste d in Ta 2bl e.1and havi ng hi ghest rever se isol at io n especial 2ly.Thi s LNA a rchi tect ure i s suit abl e for low volt 2age U HF RF ID homodyne recei vers a nd ot her higher freque ncy wi reless applications.Fut ure work may be focused on t he furt her opti mization of power di ssipation.4　A cknow ledgmentThe aut hor would like to acknowledge Chun 2Qi S H I ,Jia n 2Ming CUI ,Zong 2Sheng LA I a nd Feng 2Wen CAO for t heir a ssist ance during t he de 2si gn of t he L NA.R eferences :[1]　EPC R adio 2Frequency Identi ty Prot ocol s C l ass 21Generatio n 22U H F R FID Pro tocol fo r C o mmunicat ions at 8602960MH Z[S][B OL ][2]　Wan g X Z ,Weber R.Des i gn of a CMOS Low Noise A m plifi er(LNA )at 5.8GHz and It s Sen s i ti vit y Anal ysi s[C][EB /OL ].Avail abl e at :ht t p ://www.cam /sym po sium s.[3]　Yang X M ,Wu T X ,Mcmacken J .Des i gn of L NA at 2.4GHzu s i ng 0.25m CMOS t echnology [J ].Microwave and Opt ical Technology L et t er s ,2003,36(4):2702275.[4]　Huang J C ,Weng R M ,C hang C C.A 2V 2.4GHz f ully i n 2t egrat ed CMOS L NA[C ]//Proc 2001IEE E Intl Symp C i rcuit s Syst 4(2001):4662469.[5]　Rafla R A ,El 2G amal M N.Des i gn of a 1.5V CMOS int egrat 2ed 3GHz LNA [C ]//Proc t he 1999IEEE Int l Symp Ci rcuit s Syst 2(1999):4402443.[6]　K i m C S ,M Par k ,K i m C H.A Full y Int egrat ed 1.92GHzCMOS Lo w 2Noi s e Amplifi er [J ].IEE E Mi crowave and Gui de W ave Let ters ,1998,8(8):2932295.[7]　Shaeffer D K ,L ee T H.A 1.5V ,1.5GHz CMOS lo w noi seamplifier[C]//Symposiu m on VLSI C i rcuit s Di gest (1996):32233.[8]　Wang B ,Hel lum s J R ,Sodi ni C G.MOSFET Thermal Noi seModel ing for Analog Integrat ed Ci rcuit s [J ].I EEE J ournal of Soli d 2St at e circui t s ,1994,29(7):8332835.[9]　Lee T H.The Des i gn of CMOS Radio 2Frequency Int egrat edCircui t s [M ].Cambri dge U ni versit y Pres s ,C am bri dge ,Eng 2land ,2004.[10]　Behzard R.R F Mi croel ect ronics [M ].Pear s on Educat ionInc.,1998.354第2期张润曦,石春琦等:零中频U HF R FID 接收机中的低噪声放大器设计8E /.A vaila ble at :ht tp ://ww w.epc gl obali nc.or g.。

UHF RFID阅读器基带处理接收端电路的设计

UHF RFID阅读器基带处理接收端电路的设计UHF RFID阅读器基带处理接收端电路的设计类别：模拟技术摘要: 根据UH F RFID阅读器实现的IQ 两路正交调制解调的零中频方案，设计和实现了阅读器基带处理芯片接收端电路，包括电路总体结构及解调器、解码器等关键模块的设计，完成其RTL设计、仿真及FPGA原型验证。

该设计在物理层数据编码、调制方式及其他关键技术进行了改进，性能上有很大的提高。

UHF RFID技术将广泛应用于各个行业领域，可靠的阅读器是UHF RFID系统的重要组成部分，而基带处理芯片能够为阅读器设计提供基带信号处理解决方案。

结合UHF RFID技术本身所固有的特点，本文的阅读器设计采用了IQ 两路正交调制解调的零中频方案。

整个阅读器由射频前端和基带处理两个部分组成，射频前端对发送基带信号进行上变频和功率放大等处理后发射给电子标签，然后在接收到标签的返回信号时，对接收信号进行放大、滤波、下变频等处理后将基带信号传输给基带处理芯片。

本文介绍基于ISO ⁄IEC 18000 6C 协议的UHF RF ID阅读器基带处理芯片接收端电路的设计，该电路可以与基带处理发送端、中央处理器( CPU )集成，共同构成整个基带处理芯片。

1 电路总体结构UHF RFID阅读器基带处理接收端电路的总体结构如图1所示，主要包括输入基带信号低通滤波器、解调器、解码器、数据串并转换模块、信息传递接口(MPI)模块和接收机控制模块六个功能模块。

从ADC 采样进来的两路基带正交信号i_data i和i_dataq首先经过低通滤波器FIR _ filter进行滤波，以便后级电路对信号进行处理。

图1 UHF RFID阅读器基带处理接收端电路框图滤波后的I和Q信号进入解调器demodu lator，调制方式自动识别子模块mode_d iscrim inator首先识别接收信号的调制方式，之后选择对接收信号进行ASK或者PSK 解调得到没有实现位同步的信号，最后位同步子模块bit_synchrono izer从该信号提取出位同步时钟并判决得到同步二进制数据流。

矿用UHFRFID阅读器分形天线的设计

ｆｏｕｒｃｏｒｎｅｒｓ，ｆｏｕｒｓｌｏｔｓａｒｅｃｕｔｏｎｔｈｅｌｏｆｏｒ，ａｎｄｃｏａｘｉａｌｆｅｅｄｅｒｐｏｉｎｔｓａｒｅｓｅｔｏｎｔｈｅｄｉａｇｏｎａｌｏｆｔｈｅｍｏｄｅ１．Ｔｈｅｒｅｓｕｌｔｓｏｆｓｉｍｕｌａｔｉｏｎｓｈｏｗｔｈａｔａｌｌ
０引言
天线处于ＲＦＩＤ阅读器系统的最前端．阅读器天线形成的电磁场范围、强度和形状决定了标签感应的
由于结构、安装和使用环境等变化多样，并且阅读器产
品朝着小型化甚至超小型化方向发展．常规的方法虽
然可以通过提高基片介电常数、加载短路棒、加载缝隙，实现贴片天线的小型化设计．但是这些方法不但对
具体实现方法是在天线辐射贴片的中心和四个角上开大小相同的方孔、地板上开四个槽，同轴馈电点设置在模型的对角线上。仿真结果表明，天线的各项指标均满足超高频频段的标准，实现了天线的小型化设计；识别距离达７．１６ｍ，适用于煤矿井下人员定位系统。关键词：超高频分形天线ＲＦＩＤ敏感度
能具有重要的影响…。
本上升。加大仿真设计的难度。本文从分形理论人手，采用一种简单的分形结构，满足了ＲＦＩＤ阅读器天线结构紧凑、低剖面、小型化、圆极化以及识别距离远的设计要求。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

用于UHF RFID的功率放大器设计
摘要：功率放大器是UHF RFID系统的重要模块，也是RFID系统中功耗最大的器件。

本文采用TSMC0.18rf CMOS工艺，设计了一款用于RFID的线性功率放大器。

在915 MHz频段，最大输出功率为17.8 dBm，饱和效率达到了40%，输出1 dB压缩点（P1dB）为15.4 dBm，其小信号增益达到了28.7 dB。

关键词： RFID；CMOS功率放大器；1dB压缩点；小信号增益；PAE
1 RFID系统与PA 近年来，无线通信技术得到了迅速发展。

射频识别RFID（Radio Frequency Identification）作为一种新兴的自动化识别技术已经广泛应用于物流管理、门禁管理等多个领域，有广泛的应用前景和巨大的市场价值。

其基本原理是利用射频信号的反射传输，实现读写器与标签之间的通信[1]。

一个典型的RFID系统包括读写器、标签、后台计算机等[2]，功率放大器是RFID系统的最后一级，它负责将基带电路传送来的调制信号放大，然后通过天线发射出去。

由于功率放大器存在非线性失真等非理想因素，而且是系统中功耗最大的器件，故必须仔细设计,以免影响发射信号质量。

目前功率放大器市场上较为流行的工艺是砷化镓（GaAs）工艺，它具有良好的高频特性，但价格昂贵。

随着便携式设备的广泛应用，低压、低成本、高效率IC(Integrated Circuit)成为技术研究的重点。

现今CMOS工艺的截止频率能达到100 GHz以上，显示了良好的高频特性。

而其工艺简单、价格便宜、易于与其他模块集成的特点，也使得CMOS功率放大器得到了广泛的研究和应用，现在已经有研究人员设计了60 GHz的功率放大器[3，4]。

本文采用台积电的CMOS工艺(TSMC0.18rf)，实现了一款用于RFID读写器的功率放大器，工作频段为90
2 MHz～928 MHz。

系统采用幅移键控调制方式（ASK），为了保证线性度，同时兼顾效率，故放大器工作在AB类。

功率放大器饱和输出功率为17.8 dBm，功率附加效率达到了40%，输出1 dB压缩点为15.4 dBm，小信号增益28.7 dB。

2 电路设计本文描述的功率放大器。

由于单级放大不能提供足够大的增益，故采用两级放大结构以保证输出功率；为了保证功率放大器的线性度与效率，第一级偏置在A类，第二级工作在AB类。

两级放大器的工作电源Vdd都是1.8 V。

第一级MOS管上串联的电阻R1和电容C2能够提高功率放大器低频下的稳定性[5]；L1、C1、Cd1构成输入匹配网络，其中Cd1也起隔直电容的作用；Cd2、L2、C4、C5构成输出匹配网络，用于抑制高次谐波分量，同时将天线负载转换为输出级最佳匹配负载；L3、L4分别是第一级和第二级的源级键合线；RFC1和RFC2分别是第一级和第二级的扼流圈RFC（RF Choke）。

深亚微米工艺下，MOS管的击穿电压值低。

由于AB类功率放大器工作时的漏极电压可达2倍电源电压，容易使得MOS栅漏极电压超过击穿电压，所以，为了防止MOS管被击穿，第二级采用共源共栅（Cascode）结构。

同时，由于Cascode结构的隔离作用，能够增加前后级的隔离度，进而增加功率放大器的稳定性。

3 版图设计在Cadence Virtuoso环境下设计了版图，版图尺寸为760 ?滋m×450 ?滋m。

在版图设计时，需要注意以下问题： (1)由于功率放大器饱和工作时，流经放大级的电流比较大，因此必须要考虑源极、漏极金属走线的宽度。

在TSMC 0.18rf工艺下，M1-M5的电流(DC)能力为1 mA/?滋m（110 ℃）。

因此在设计第二级时，需要采用多个MOS管并联的方式以增加源极、漏极金属宽度，防止因电流过大而造成金属熔断。

(2)在功率放大器中，MOS管源极键合线(bond-wire)严重影响了输出功率的大小，同时由于产生的源极反馈会对功率放大器的稳定性产生影响，所以必须尽量减小键合线电感量。

通过增加PAD数量，使多根键合线并联，这样可以显著地减小寄生电感量。

排版时应尽量让地线和电源线交叉平行，相同信号线垂直走向，这样有利于减小走线之间的互感。

(3)由于功率放大器的干扰信号能够通过衬底严重影响LNA等其他电路模块，因此在版图设计时一定要添加足够的保护环，以
减小对其他模块的影响[6，7]。

并且，由于功率放大器是最大热源，在系统版图设计时，需要注意功放模块与其他差分对模块之间的距离，以减小由于受热不均而造成的失配。

(4)功率放大器第一级和第二级的接地点要有足够的距离，这样能够减少两级之间的串扰，从而进一步减小键合线的影响[8]。

4 前后仿真结果对比与讨论对版图提取寄生参数的后仿真结果。

在915 MHz处，输出饱和功率为19 dBm，输入1 dB压缩点-13.6 dBm，输出1 dB 压缩点17.6 dBm，功率增益为31 dB，1 dB压缩点功率附加效率PAE为38%；输入驻波比S11=-19 dB，输出端由于采用最大功率匹配，所以S22=-5.7 dB。

同时K因子大于2，Bf因子也大于0，显示了良好的稳定性。

造成后仿真结果变差的原因主要是走线寄生电阻、电感等改变了管子的偏置状态，导致电流减小，放大能力减弱，同时也造成了输出匹配点的变化。

为了解决偏置电流减小的问题，可以增加偏置电流的控制电路，以调节偏置电流大小，补偿由于寄生参数造成的损失。

在集成系统中，可以通过数字部分控制多个电流源开关，从而达到控制偏置电流的目的。

由于片内电感Q值太低，所以将匹配网络放在芯片外部，同时方便调谐。

在系统应用中，由于采用单端结构，所以在功率放大器前需要有一个差分转单端D2S(Differential to Single)的模块将混频器（Mixer）送过来的差分信号转换成单端信号。

但D2S的线性度比较差，会影响整体的线性度，同时由于单端放大器对偶次谐波没有抑制作用，故有干扰信号通过衬底影响其他模块。

因此，在实际应用中，采用差分放大器、内部集成巴伦（Balun）或者使用外部巴伦是较为常见的使用形式。

5 流片测试结果投片并绑定后，用Agilent E5071C网络分析仪和N9010A频谱分析仪进行测试。

调整匹配网络后的测试结果。

从测试结果看出，输入输出端口在915 MHz附近达到了很好的匹配效果，其中S11=-18 dB，S22=-20 dB，。

同时测得功率放大器在915 MHz有饱和输出功率17.8 dBm，小信号功率增益为28.7 dB。

输入1 dB压缩点为-12.4 dBm，输出1dB压缩点为15.4 dBm，。

在功率放大器饱和输出时，电流源提供的直流电流为82 mA，求得饱和时的功率附加效率为40%。

功率增益、PAE等与后仿真有较大恶化，原因在于绑定线、寄生电阻等会消耗电压余度。

PCB版图绘制不佳，也会造成功率放大器性能恶化。