第8章-DMA控制器
第8章DMA技术
采用程序传送数据
除了专用的计算机系统外，一般的计算机系统 要不断更换工作任务，因此经常要与外部设备 进行数据交换，特别是与磁盘的数据交换。
磁盘数据是按扇区为单位存储的。一次传送至 少上百字节。
DMA技术就是为加速大量数据传输过程发明的技 术。
在DMA期间，CPU让出对系统总线的控制权，由 DMA控制器负责外部设备与存储器之间的数据 传送。
8237的工作过程
若在S4状态结束前不能完成数据的传送，则只需使READY 信号线变低，就可以在S3（S2）和S4状态间插入Sw等待状 态。直到READY变高，才进入S4。
用DMA传送数据，要求存储器区地址是连续的。因此， 许多时候地址的高8位不变，只是低8位改变。所以，输 出和锁存高8位地址的S1状态不需要，可直接进入S2状态。
其缺点是，在整个DMA传送期间CPU无法控制总线。 （CPU无法处理中断。）
8237的传送方式
DMA传送方式3：请求传送方式
在这种方式下，DREQ信号有效，8237A连续传送数据； 但当DREQ信号无效时，DMA传送被暂时中断，8237A释放总 线，CPU得到总线控制权。但DMA传输并未终止，DMA通道的 地址和字节数的当前值，仍保持在相应通道的当前地址和 当前字节数寄存器中。当外设又准备好进行传送时，只要 使DREQ信号再次有效，DMA传送就继续进行下去。
8237的引脚信号—CPU接口信号
当8237A作为CPU外部芯片时，通过下列引脚， 接受CPU管理和控制
1. DB7~DB0：双向三态数据总线。（非复用） 2. A3~A0地址线：低4位地址总线。8237在系统中占 16个地址单元。 3. CS ：片选信号。 4. IOR / IOW ：作为CPU外部芯片时的读/写信号。 5. RESET复位
微机原理与接口技术：18第8章 计数器定时器与DMA控制器
交通信息与控制工程系教案（理论教学用）
课程名称微机原理与接口技术第 18 次第 9 周 2 学时上课教室WM1310 课程类型专业基础课授课对象自动化专业章节名称第8章计数器/定时器与DMA控制器（8.1,8.2）
教学目的和要求1．了解软硬件定时的原理；2．掌握8253的原理及应用。
讲授主要内容及时间分配1.接口电路概况；（10min）
2.8253的外部引线和内部结构；（20min）
3.8253的工作方式和控制字；（30min）
4.8253的应用。
（30min）
教学重点与难点重点：
1．软硬件定时的原理；2．8253的原理及应用。
难点：
8253的原理及应用。
要求掌握知识点和分析方法1．了解软硬件定时的原理；2．掌握8253的原理及应用。
启发与提问
1．软件定时与硬件定时的区别？教学手段
多媒体
作业布置思考题：
1．了解最新的硬件定时芯片的原理及其应用，如DS12887等。
主要参考资料
备注
长安大学讲稿(第十九讲)。
第8章 DMA技术与DMA控制器
前4个时钟周期用通道0地址寄存器的地址从源区读 数据送入8237A的临时寄存器
后4个时钟周期用通道1地址寄存器的地址把临时寄 存器中的数据写入目的区
37
8237A的工作方式由写模式寄存器决定
存放相应通道的方式控制字 选择某个DMA通道的工作方式 其中用最低2位选择哪个DMA通道
11
8．采用5MHz时钟，传送速率可达1.6M字节/秒。
8237进行一次DMA传送需要3个时钟周期(不包括插入 的等待周期SW)。时钟周期为200 ns，则一次DMA传 送需要200 ns×3＋200 ns＝700 ns（1.6 M字节/ 秒）。多加一个200 ns是考虑到人为插入一个SW的 缘故。另外，8237为了提高传输速率，可以在压缩 定时状态下工作。在此状态下，每一个DMA总线周期 仅用两个时钟周期（200 ns×2=400ns ）就可实现， 这大大提高了传输速率。
➢地址寄存器2 个16位
基地址寄存器 ----放DMA传送RAM地址初值
当前地址寄存器： ----DMA传送时内容变化,可读。
每
基字节数寄存器：
个 ➢字节数寄存 ----DMA传送的总字节数。
通 道
器2个16位
当前字节数寄存器： ----DMA传送时内容变化,可读。
➢模式REG， 1个8位
➢1个DMA请求触发器
HRQ
DREQ
•CPU
•DMA
•外设
HLDA DACK
18
18
8237的引脚功能
•地址信号
：CPU初始化8237或读8237状态时所需的 片选信号
A7~A0（输出）：8237访问存储器的地址信号 的低8位。
精品课件-ARM Cortex-A9多核嵌入式系统开发-第八章
第8章 DMA控制器
(4) 在DMA传送期间，DMAC发出内存和外设的读/写信号。 (5) 为了决定数据块传输的字节数，在DMAC内部必须有一个 “字节计数器”。在开始时，由软件设置数据块的长度，在 DMA传送过程中，每传送一个字节，字节计数器减1，减为0 时，该次DMA传输结束。 (6) DMA过程结束时，DMAC向CPU发出结束信号(撤消HOLD请 求)，将总线控制权交还CPU。
第8章 DMA控制器
DMAC(Direct Memory Access Controller)是一 个自适应、先进的微控制器总线体系的控制器，它由ARM公 司设计并基于PrimeCell技术标准。DMAC提供了一个AXI接口 用来执行DMA传输，以及两个APB接口用来控制这个操作。 DMAC在安全模式下用一个APB接口执行TrustZone技术，其他 操作则在非安全模式下执行。图8.1是DMAC外部接口框图。
首先，送出存储器源的地址和控制信号，将选中内存单元的 数据暂存，然后修改“地址寄存器”和“字节计数器”的值， 接着，送出存储器目标的地址和控制信号，将暂存的数据通 过数据总线写入存储器的目标区域中，最后修改“地址寄存 器”和“字节计数器”的内容，当“字节计数器”的值减少 到零时便结束一次DMA传送。
第8章 DMA控制器
8.2 DMAC工作原理 DMAC内部包括了指令处理模块，使得DMAC本身能 够处理代码以控制DMA传送。这些指令代码存储在系统存储 器中，DMAC通过AXI接口获取这些代码。DMAC的8个通道都是 可配置的，且每个都支持单个并发线程的操作。除此之外， 还有一个管理线程、专门用来初始化DMA通道的线程。DMAC 使用了变长指令集，范围为1～6字节，并为每个通道提供了 单独的PC寄存器。
第8章 IO接口与DMA技术
这种编址方式的缺点是： 第一，单独I/O指令的功能有限，只能对端口数据进行 输入/输出操作，不能直接进行移位、比较等其他操作； 第二，由于采用了专用的I/O操作时序及I/O控制信号 线，因而增加了微处理器本身控制逻辑的复杂性。 微处理器Z80系列、Intel 80x86系列采用了这种编址方 式。
内存 8086 和总线 控制逻辑
(6) 内存把数据送数据总线
HOLD HLDA 地 址 总 线 数 据 总 线
接口
I/O 设备
(7) 接口锁存数据
(5) DMA请求得到确认 (2) 发总线请求 控 制 总 线 (3) 总线允许
(1) 接口准备就绪，发 DMA请求
DMA 控制器
(4) DMA控制器把地址送地址总线 (8) 撤销总线请求 (9) 8086收回总线控制权
8.1.2 I/O接口的基本结构
I/O接口的基本结构如图8.1所示。
I/O接口 数据总线 数据输入寄存器
数据输出寄存器
地址总线 外 状态寄存器 控制寄存器 中断控制逻辑 围 设 备
cpu
控制总线
图8.1 I/O 接口的基本结构
8.1.3 I/O端口的编址方式
输入输出接口包含一组称为I/O端口的寄存器。为了让 CPU能够访问这些I/O端口，每个I/O端口都需有自己 的端口地址(或端口号)。 在一个微型计算机系统中，如何编排这些I/O接口的端 口地址，称为I/O端口的编址方式。
(4) 能向存储器和I/O接口发出相应的读/写控制信号； (5) 能控制数据传送的字节数，控制DMA传送是否结束； (6) 在DMA传送结束后，能释放总线给CPU，恢复CPU对 总线的控制。
8第八章 DMA 8237控制器
0 0 0 0
0 1 0 1
A0～A7 A8～A15 A0～A7 A8～A15 W0～W7 W8～W15 W0～W7
写 读
0 0 0 0
1 1 0 0
0 0 1 1
0 0 0 0
0 0 0 0
1 1 1 1
1 1 1 1
0 1 0 1
W8～W15
第八章
DMA技术
8237通道寄存器寻址
通 道
信
寄存器 操作
号
CS IOR IOW A3 A2 A1 A0
内部先/ 后触发 器
数据总线
基本地 址寄存 器
写
2
当前地 址寄存 器
基本字 节计数 器 当前字 节计数 器
读
0 0 0 0 0 0 0 0
1 1 0 0 1 1 0 0
第八章
DMA技术
4．8237A各寄存器对应的端口地址（戴P268 ）
表8-1 操作命令与有关信号的对应关系
CS
0 0 0
A3 A2 A1 A0
1 1 1 0 0 0 0 0 0 0 0 1
IOR IOW
0 1 1 1 0 0
命
令
读状态寄存器 写控制寄存器 写DMA请求标志寄存器
0
0 0
1
1 1
0
0 1
8237A在传送时有四种工作模式
① 单字节传送模式（戴P262 ） ② 块传送方式（戴P262 ） ③ 请求传送模式（戴P262）④级连传输模式 （戴P262）
在这种传送模式下，8237A可以进行连续的数据传送。当出现以下三种 情况之一时停止传送： a.字节计数器减到0，产生DMA传输结束信号，在线上输出一个有效脉冲。 b.由外界送来一个有效的信号 EOP 。 c.外界的DREQ信号变为无效（外设来的数据已送完）。
计算机组成原理习题 第八章输入输出系统
第八章输入输出系统一、填空题；1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。
2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。
3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。
4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。
5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。
6.DMA控制器按其A 结构，分为B 型和C 型两种。
7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。
8.通道有三种类型：A 通道、B 通道、C 通道。
9.二、选择题：1.下面有关“中断”的叙述，______是不正确的。
A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序C.中断方式一般适用于随机出现的服务D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作2.中断向量地址是______。
A. 子程序入口地址B. 中断服务例行程序入口地址C. 中断服务例行程序入口地址的地址D. 主程序返回地址3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。
A. 移位寄存器B. 数据寄存器C. 锁存器D. 指令寄存器4.下述I/O控制方式中，主要由程序实现的是______。
A. PPU(外围处理机)方式B. 中断方式C. DMA方式D. 通道方式5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。
A. 一个指令周期B. 一个机器周期C. 一个时钟周期D. 一个存储周期6.发生中断请求的条件是______。
A. 一条指令执行结束B. 一次I/O操作开始C. 机器内部发生故障D. 一次DMA操作开始7.中断向量地址是______。
微机填空题题库-2014（终极版）
微机填空题题库-2014（终极版）填空题第1章微型计算机概述1.微型计算机中各部件是通过总线构成一个整体的．2.____微处理器_____是微型计算机的核心。
3.总线按照其规模、用途和应用场合可分为_数据总线_________、_地址总线_________和___控制总线_________。
4.微型计算机由_ CPU_______ 、存储器___ 、输入/输出接口_______ 和_系统总线______ 组成。
5.以微型计算机为主体，配上系统软件、应用软件和外设之后，就成了微型计算机系统。
6.微型计算机的主要性能指标有CPU的位数、____CPU的主频__、_内存容量和速度______________、__硬盘容量________第2章 16位和32位微处理器1.Intel 8086CPU是__16_____位微处理器，有__16___根数据总线和__20__根地址总线，存储器寻址的空间为_ 1MB______,端口寻址空间为_64KB____。
8088CPU有＿8＿根数据总线。
2.输入/输出端口有两种编址方法，既I/O端口与存储单元统一编址和I/O单独编址。
前一种编址的主要优点是功能强和指令灵活。
后一种编址的主要优点是指令运行速度快和增强了程序的可读性。
3.所谓最小模式，就是在系统中只有8086一个微处理器。
4.所谓最大模式是在系统中包含两个或多个微处理器。
（主 8086,其他称协处理器）5.8086工作在最大模式下，引脚MN/MX*接低（高/低）电平。
6.8086/8088CPU的数据线和地址线是以__分时复用_____ 方式轮流使用的。
7.8086中的BIU由___4_______个_______16_____位段寄存器、一个___16____位指令指针、___6_______字节指令队列、__20_____位地址加法器和控制电路组成。
8.8086/8088提供的能接受外中断请求信号的引脚是INTR 和NMI 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
字节指针用来控制DMA通道中地址寄存器和
字节计数器的初值设置的。
为0：写入低8位；为1：写入高8位
为了保证能正确初值，应该事先发出清除 字节指针命令。
8.6 8237A各寄存器对应的端口地址
从模块时，CPU对其进行读写操作。 CS # 、IOR # 、IOW # 、 A3~A0(A3=1) 初始化地址寄存器和字节寄存器 (A3=0).
8.3 8237A的工作模式和模式寄存器
1)工作模式： ① 单字节传输模式
每完成一个字节就释放 总线，然后对DREQ测 试。 只有字节计数器为0或外 设发EOP时中止传输。 每传完一个字节， 对DREQ测试。
② 块传输模式
③ 请求传输模式
④ 级联传输模式
最多由5个8237构成二级DMA系统，16个通道。
8.2.3 8237A工作时各信号的配合
② 作为主模块工作时 作为主模块，往总线上提供要访问的16位内存 地址。AEN为高电平，使外部锁存器处于允许 状态，使与CPU相连的两个地址锁存器停止工 作。DMA传输时最高4位地址在传输前用指令 送到一个4位的I/O端口中。传输时此端口在 AEN作用下保持恒定的4位地址输出，所以， DMA传输时，每次传输字节限制在216以下。 作为主模块时，8237A还必须输出必要的读写信 号。
① 作为从模块工作时 作为一个普通I/O接口与CPU通信。 CPU对它进行读写操作，以便初始化 或读取状态。 ② 作为主模块工作时 获得总线控制权，像CPU一样控制外设 和存储器之间的数据传输。
8.1 DMA控制器概要
DMA控制器的编程结构
I/O读和内存写
8.2 DMA控制器8237A的编程结构和外部信号
第8章 DMA控制器
8.1 DMA控制器概要
DMA传送方式
为了克服程序控制传送的不足：
外设→CPU→存储器 ← ←
用专用接口电路直接和存储器进行数据传 送。 外设→存储器 ← 直接存储器存取DMA方式 特点：DMAC获得总线的控制权，并且提供内 存/外设的地址和读写控制信号
8.1 DMA控制器概要
① 作为从模块工作时 当CPU把数据送到8237A的寄存器或者从8237A 的寄存器取出时，作为从模块工作。它接受16 位地址，用较高的12位地址产生片选信号，低 4位地址选择内部寄存器；此时，CS#和HRQ 一定为低电平；用IOR#和IOW#作为读写控制 端，当 IOR# 为低电平时，CPU可读取8237A 内部寄存器的值，当 IOW# 为低电平时，CPU 可将数据写入8237A内部寄存器中。CPU对 8237A读写时，AEN为低电平。
屏蔽寄存器的格式
单个通道的 屏蔽字
8.5 8237A的控制寄存器和状态寄存器
综合屏蔽命令的格式
4个通道的 屏蔽字
8.5 8237A的控制寄存器和状态寄存器
4、复位命令也叫综合清除命令，它的功能
和RESET信号相同。使控制寄存器、状态 寄存器、DMA请求寄存器、暂存器以及先/ 后触发器都清0，而使屏蔽寄存器置位。
1. 8237A的介绍
内
外
2. 8237A的编程
工作模式
字的格式
8.2 DMA控制器8237A的编程结构和外部信 号 内部编程结构 4个通道分别包含：
16位的地址寄存器 16位的字节计数器 8位的模式寄存器
4个通道公用控制寄存器和状态寄存器。
起始地址 下一个存储 单元的地址
还剩多少字 节尚未传送
传送的数据 字节数
外部引脚信号
0
从：输入、CPU读写
0
0
从：读写数据
从：输入、选择内部端口
外部引脚信号
总线请求1
主：输出、 读写外设
总线响应1
主：输出、 读写存储单元
1
A15~A8
1
主：地址高8位
A7~A0
DMA请求输入 回答信号
主：输出、低四位地址 外设传过来强迫结束 通道计数结束则发送
8.2.3 8237A工作时各信号的配合
8.3 8237A的工作模式和模式寄存器
2)传送类型
读传送 MEM → I/O；
写传送 I/O → MEM；
校验传送；（MEM，I/O控制线无效）
MEM
→ MEM
需要2个总线周期
8.3 8237A的工作模式和模式寄存器
模式字：用于设备的操作特性
模式寄存器的格式
8.4 8237A的工作时序
8.5 8237A的控制寄存器和状态寄存器
1、控制字：控制DMA控制器所有通道的操作方式。
8.5 8237A的控制寄存器和状态寄存器
2、状态字：
8.5 8237A的控制寄存器和状态寄存器
3、请求字和屏蔽字 DMA请求寄存器的格式 :
软件设置DMA 请求，EOP信 号清除标志
8.5 8237A的控制寄存器和状态寄存器