第2章_8086系统结构

15 8 7 AH BH CH DH AL BL CL DL 0 累加器 基址寄存器 计数寄存器 数据寄存器
AX BX CX DX
通用寄存器
2016/3/30 第 13页
§2-1 8086CPU结构 ——寄存器结构
MUL DL ；AX←AL*DL XLAT ；BX:表首地址 ；AL:偏移量
MOVS； SI:源串指针； DI:目的串指针； PUSH； POP；
2016/3/30 第 10页
§2-1 8086CPU结构 ——寄存器结构 二、寄存器结构
1. 寄存器的作用：存放运算过程中所需要的操作数地址、操作数 及中间结果。
15 8 7 0 15 0
2.寄存器的特点： 存取速度比存 储器快得多。 3.寄存器的分类： 通用寄存器组 指针和变址寄存器 段寄存器 指令指针及标志位 寄存器
15 0
CS DS SS ES
段寄存器
代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
16×段基址+段内偏移地址
2016/3/30
第 15页
例1．已知：代码段寄存器CS存放当前代码段基地 址，且CS＝2000H，指令指针寄存器IP存放了下一 条要执行指令的段内偏移地址，且IP＝1000H。求 该指令存放的物理地址。 解： 指令存放的物理地址=16×CS+IP=21000H
2016/3/30 第 20页
⑤SF(Sign Flag)：符号标志位 本次运算结果的最高位为1时，SF＝1，结果为负；否 则SF＝0，结果为非负。 ⑥OF(Overflow Flag)：溢出标志位 本次运算过程中产生溢出时，OF ＝1 。符号数范围 为-128~+127，字运算结果的范围为-32768~+32767， 超过此范围为溢出。
15
0
IP
指令指针寄存器
2016/3/30
第 18页
§2-1
5. 标志寄存器PSW
8086CPU结构 ——寄存器结构
15 0
PSW
标志寄存器
15
11
10
9
8
7
6
5
4
3
2
1
0
OF DF
IF
TF SF ZF
AF
PF
CF
状态标志(6个)：CF、PF、AF、ZF、SF、OF ，
表示运算后结果的状态特征，影响后面的操作。
动产生一次内部中断，使用户能逐条跟踪程序进行调试。
不响应外设有中断申请。 ⑨DF(Direction Flag)：方向标志位
控制串操作指令中地址指针变化方向。DF＝0，地址 指针自动增量；DF＝1，地址指针自动减量。STD指令 使DF臵‚1”，CLD指令使DF臵‚0”。
2016/3/30 第 22页
§2-1 8086CPU结构 ——8086CPU内部结构
§2-1 8086CPU结构
一、8086CPU内部结构
回顾：一般CPU结构
数据寄存器
AH BH CH DH AL BL CL DL
控制逻辑
指针及编址寄存器
SP
段寄存器
CS DS SS ES
ALU
BP SI DI
PSW
IP
2016/3/30
第 7页
AD15 ～ AD0 INTA RD WR DT/R DEN ALE
模式中的引脚定义
8088和8086CPU 的不同之处
TEST INTR NMI RQ / GT HOLD HLDA
2016/3/30 第 9页
§2-1 8086CPU结构 ——8086CPU内部结构
2. 指令执行部件EU(Execution Unit) ⑴功能 指令译码、执行指令。 ⑵组成 算术逻辑运算单元ALU 标志寄存器PSW 寄存器组 EU控制器 ⑶工作过程
从BIU的指令队列 取得指令、进行译码、 执行指令 。
时钟频率有3种：
8086型微处理器为5MHz，
8086—2型为8MHz， 8086—I型为10MHz；
8086CPU有16根数据线和20根地与8086基本相同（但对
20
外数据总线只有8条，称为准16位微处理器)。
2016/3/30
第 6页
2016/3/30
第 2页
第二章 8086系统结构
概 述
由于制造工艺的原因，微处理器的结构方面所受的限制 ①引脚数限制：（出于工艺和成本考虑）
8086：40脚 80386：132脚 80486：168脚 ②芯片面积限制：
增大芯片面积，成本增加，反而使产品合格率下降，因此不能 盲目增大芯片面积。 ③器件速度限制： 目前微处理器采用MOS工艺，可以提高集成度，降低功 耗，但速度较慢、负载能力较弱。
概
述
1. 8086／8088 CPU芯片：
16条数据线、20条地址线（低16位和数
据线复用）、
17根控制线、电源和地线。
封装：双列直插式。
2016/3/30
第 24页
8086／8088的工作模式： 最小模式（单机系统）： 系统中所需要的控制信号全部由8086直接提供； 最大模式（多处理机系统）： 系统中所需要的控制信号由总线控制器8288提 供。24~31脚在两种工作模式中具有不同的功能。
15 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF TF SF ZF
AF
PF
CF
2016/3/30
第 21页
§2-1 8086CPU结构 ——寄存器结构 ⑦TF (Trap Flag)：单步标志位
设臵单步工作方式。TF＝1时，每执行一条指令，就自
⑧IF (Interrupt Flag)：中断标志位 IF＝1时，允许CPU响应可屏蔽中断；IP＝0时， CPU
AX BX CX DX
AH BH CH DH
通用寄存器
AL BL CL DL
累加器 基址寄存器 计数寄存器 数据寄存器
CS DS SS ES
段寄存器
代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
15
0
15
0
SP BP SI DI
指针和变址寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器
2016/3/30 第 3页
第二章 8086系统结构 ——概述
16位微处理器基本结构具有如下特点 ①引脚功能复用
提高引脚利用率。如：数据双向传输可由‚读／ 写‛信号来控制，决定数据处于输入还是输出状 态。
②单总线、累加器结构 由于芯片面积限制，使微处理器内部寄存器的数 目，数据通路位数受到限制。因此绝大多数微处 理器内部采用单总线、累加器为基础的结构 。
BP SI DI
SI与DS联用，DI与ES联用。
2016/3/30
指针和变址寄存器
第 17页
§2-1
8086CPU结构 ——寄存器结构
4. 指令指针寄存器IP
▲16位寄存器：
存放将要执行的下一条指令在现行代码段中的偏移地址。 注意： 8086程序不能直接访问IP，但可以由某些指令修 改：中断指令、调用指令、跳转指令。
IP PSW
指令指针寄存器 标志寄存器
指令指针和标志寄存器
2016/3/30
第 11页
§2-1 8086CPU结构 ——寄存器结构
AH BH CH DH SI DI BP SP DS ES SS CS IP PSW
AL BL CL DL
AX 累加器 Accumulator BX 基址寄存器Base CX 计数寄存器Count DX 数据寄存器Data 源变址寄存器 Source Index
2016/3/30
第 25页
§2-2 8086CPU的引脚及其功能 ——概述
总线接口单元 通用寄存器组 指令执行单元 专用 寄存器组
本节主要内容：
（8个16位寄存器）
8086CPU在最小
模式中的引脚定义 8086CPU在最大
ALU FLAGS
BHE/S7 A19/S6～A16/S3
总线接口
数据寄存器
变址寄存器
目的变址寄存器 Destination Index 基址指针寄存器 Base Point 堆栈指针寄存器 Stack Point 数据段寄存器Data Segment
通 用 寄 存 器
指针寄存器
附加段寄存器Extra Segment
堆栈段寄存器Stack Segment 代码段寄存器Code Segment 指令指针寄存器Instruction Pointer
2016/3/30
第 14页
§2-1 8086CPU结构 ——寄存器结构
2.段寄存器
▲4个16位段寄存器：
代码段寄存器CS、数据段寄存器DS、堆栈段寄存器 SS、附加段寄存器ES。
▲作用：给出相应逻辑段的首地址，即“段基址”。 CS：存放可执行的指令代码； DS：存放操作的数据； ES ：存放操作的数据； 所要用的堆栈区； ▲物理地址的形成： SS：开辟为程序执行中
例 将5394H与-777FH两数相加，运算结果为：一 23EBH。
解：结果的标志位为： CF＝0、PF＝1、AF＝0、ZF＝0、SF＝1、 OF＝0。
15 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF TF SF ZF
AF
PF
CF
2016/3/30
第 23页
§2-2 8086CPU的引脚及其功能 ——概述 §2-2 8086CPU的引脚及其功能
控制标志(3个)：TF、IF、DF ，控制CPU操作。
2016/3/30 第 19页
§2-1 8086CPU结构 ——寄存器结构 ①CF (Carrv Flag)：进位标志位 最高位有进位或借位时，CF＝1。 ②PF (Parity Flag)：奇偶校验标志位 本次运算结果中有偶数个‚1”时，PF＝1；有奇数个 ‚1”时，PF ＝0。 ③AF(Auxiliary Flag)：辅助进位标志位 低4位向高4位进位或借位时，AF＝1。 AF一般用在 BCD码运算中。 ④ZF(Zero Flag)：全零标志位 本次运算结果为0时，ZF＝1；否则ZF ＝0。