EDA技术实验指导书
电子设计自动化(eda)实验指导书
电子设计自动化（EDA）实验指导书前言近些年来，电子设计自动化（EDA）技术发展迅速。
一方面，各种大容量、高性能、低功耗的可编程逻辑器件不断推出，使得专用集成电路（ASIC）的生产商感受到空前的竞争压力。
另一方面，出现了许多EDA设计辅助工具，这些工具大大提高了新型集成电路的设计效率，使更低成本、更短周期的复杂数字系统开发成为可能。
于是一场ASIC与FPGA/CPLD之争在所难免。
然而PLD器件具有先天的竞争优势，那就是可以反复编程，在线调试。
EDA技术正是这场较量的推动引擎之一。
一般来说，EDA技术就是以计算机为平台，以EDA软件工具为开发环境，以HDL为设计语言，以可编程器件为载体，以ASIC、SOC芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。
设计者只需编写硬件描述语言代码，然后选择目标器件，在集成开发环境里进行编译，仿真，综合，最后在线下载调试。
整个过程，大部分工作由EDA软件完成。
全球许多著名的可编程器件提供商都推出了自己的集成开发工具软件，如Altera 公司的MAX+PLUSⅡ、Quartus Ⅱ软件；Xilinx公司的Foundation 、ISE软件，Lattice公司的ispExpert软件，Actel公司的Libero 软件等。
这些软件的推出，极大地促进了集算法设计、芯片编程、电路板设计于一体的EDA技术的发展。
另外，在以SOC芯片为目标器件的电子系统设计要求下，可编程器件的内部开始集成高速的处理器硬核、处理器软核、DSP模块、大量的存储资源、高速的串行收发模块、系统时钟管理器、多标准的I/O接口模块，亦使得设计者更加得心应手，新一轮的数字革命由此引发。
EDA技术是一门实践性很强的学科，要培养出具有竞争力的一流IC设计人才，动手能力是关键。
只有通过理论学习，加上现场实验，在使用软件编程加硬件调试的过程中真正获得锻炼，增长技能。
ZY11EDA13BE型实验系统采用主板加适配板加扩展板的灵活结构，可方便进行基于不同PLD芯片的实验开发，并易于升级，符合当前高校在此方面对人才培养的要求。
EDA实验指导书
EDA技术实验指导书2012.09第一章针对HDL设计的EDA基本实验与设计实验1．计数器设计(1) 实验目的：熟悉Quartus II的Verilog/VHDL文本设计流程全过程，学习计数器的设计、仿真和硬件测试。
掌握原理图与文本混合设计方法。
(2) 实验原理：参考教材[1]3.3节。
实验程序为例(3) 实验内容1：根据教材[1]的4.1节在Quartus II上对例3-22进行编辑、编译、综合、适配、仿真。
说明例中各语句的作用。
给出其所有信号的时序仿真波形，根据波形详细描述此设计的功能特点，包括RST、EN、LOAD、DA TA，CLK等信号等异步和同步特性。
查阅编译后的计数器的时序特点，从时序仿真图和编1 原理图示意图译报告中了解计数时钟输入至计数数据输出的延时情况，包括设定不同优化约束后的改善情况以及当选择不同FPGA后的延时情况，给出分析报告。
(4) 实验内容2：用教材[1]第4章介绍的不同方式锁定引脚并硬件下载测试。
引脚锁定后进行编译、下载和硬件测试实验。
将实验过程和实验结果写进实验报告。
硬件实验中，注意测试所有控制信号和显示信号，包括RST、EN、LOAD、DA TA等的同步、异步特性，进位信号等。
时钟CLK换不同输入：手动有抖动或无抖动键输入，1Hz或4Hz时钟脉冲输入，这需要附录1.3的模块B4板才能获得，或直接使用KX_DN5/7系列EDA/SOPC实验系统。
(5) 实验内容3：使用SignalTap II对此计数器进行实时测试，流程与要求参考教材[1]第4章，给出报告。
(6) 实验内容4：从设计中去除SignalTap II，要求全程编译后，将生成的SOF文件转变成用于配置器件EPCS4的压缩的间接配置文件*. jic，并使用USB-Blaster对实验板上的EPCS4进行编程，最后进行验证。
编程和全程编译前，按教材[1]图4-6所示，设定所有控制和参数。
(7) 实验内容5：为此项设计加入一个可用于SignalTap II采样的独立的时钟输入端CLK0。
EDA实验指导书(已改)
10-11学年第二学期《EDA实验指导书》（试用）学时：12班级：机电811、812指导教师：孙立香盐城纺织职业技术学院机电系电子教研室目录实验一 Protel 99 SE 启动、建库、文件环境参数设置 (3)实验二熟悉元器件库，编辑简单原理图 (5)实验三电路原理图设计 (6)实验四原理图元件制作 (9)实验五 PCB 设计基础 (11)实验六 PCB 图元件制作 (12)附加印制电路板设计 (14)实验一 Protel 99 SE 启动、建库、文件环境参数设置一、实验目的1 ．熟悉 scH 99 的基本界面。
2 ．学会文件环境参数设置。
二、实验内容1. 启动 Protel99SE ，建立名为 MYPRO 的文件夹，并在文件夹中建立名为MYFIRST 的设计数据库文件。
提示：单击桌面上的 Protel99SE 快捷图标，进入 Protel99SE 设计环境。
若环境中已经有设计数据库文件，就执行菜单 File/Close Design 将其关闭。
若环境中没有设计数据库文件，就执行菜单 File/New ，在弹出的窗口中，单击Browse 按钮，在弹出的文件名输入窗口中建立 MYPRO 的文件夹，并在文件夹中建立 MYFIRST 的设计文件。
2. 在练习 1 的基础上，建立名为 FIRSCH 的原理图文件，并进入原理图设计窗口。
提示：执行 File/New 菜单，在弹出的窗口中选择 Schematic Document 图标。
3. 设置原理图的图纸尺寸为 A0 ，去掉可视栅格，去掉标题栏。
提示：在原理图设计环境中，执行菜单 Design/Options ，在弹出的窗口中选择 Sheet Options 页面，在页面右上角的 Standard Styles 下拉框中选择A0 。
4. 把光标设置成大十字，并把光标移动到图纸边沿时的移动速度设置为 Auto Pan Recenter 。
提示：设置光标：在原理图设计环境中，执行菜单 Tools/Preferences ，在弹出的窗口中选择 Graphical Editing 页面，然后在该页面 Cursor/Grid Options 区域的 Cursor Type 下拉列表框中选择 Large Cursor 90 。
EDA实验指导书(最新)
EDA技术实验指导书吕常智尹唱唱卫阿盈山东科技大学信息与电气工程学院EDA实验室使用说明本实验指导书适用于EDA技术、VHDL语言及电子设计自动化等相关课程使用。
它们都属于实践性很强的软件应用类课程，主要包含电子线路设计与仿真（EWB，MuiltSim等）、电子线路原理图与印刷电路板的设计与绘制（Protel99SE、PowerPCB等）、可编程逻辑器件CPLD/FPGA、VHDL语言及其应用设计（MAX+PlusII/QuartusII）等相关内容，涉及到电子信息、通信工程、电气技术、自动化、生物医学等所有电气信息类专业。
基于以上原因，在设计本实验指导书时考虑到各专业和课程的需要，安排了有关EWB的实验一个，Protel99SE的实验两个，基于CPLD/FPGA的VHDL语言的实验十七个。
二十个实验中包含验证性实验9个、设计性实验2个、综合性实验9个（具体请查看试验大纲）。
实验的设计强调了提高学生的实践动手能力和创新设计能力，实验时，课程教师可以根据专业和课程的需要进行选择。
由于所有试验都是基于软件开发平台的上机操作完成，实现设计和运行的方法较多，因此本指导书没有固定实验步骤和规定试验结果记录方式，这些在书写报告时由实验者自己拟定。
另外，本实验指导书基于EDA 实验系统GW48-PK3编排，有关试验系统的默认设置及相关资料请参考附件1，并要求学生实验时一定注意预览。
当然，由于涉及的知识面比较广，时间紧迫，水平也比较有限，实验的编排不一定非常合理，书中也难免有误，不当之处敬请课程教师、实验指导教师及实验指导书使用者批评指正。
目录试验一EWB设计应用 (1)试验二Protel99SE 原理图设计 (4)试验三Protel99SE 印刷板设计 (5)试验四Max+plusII/QuartusII软件应用 (7)试验五VHDL软件设计 (8)试验六3-8译码器 (9)试验七组合逻辑电路的VHDL描述 (10)试验八触发器的VHDL描述 (11)试验九扫描显示驱动电路 (13)试验十VHDL硬件设计 (15)试验十一数字钟 (18)试验十二字符发生器 (19)试验十三模拟信号检测 (20)试验十四函数信号发生器 (22)试验十五VHDL硬件设计 (23)试验十六序列检测器设计 (27)试验十七嵌入式锁相环PLL的应用实验 (28)试验十八信号采集与频谱分析 (30)试验十九循环冗余校验CRC模块设计 (32)试验二十USB与FPGA通信实验 (33)附录1 GW48 EDA/SOPC主系统使用说明 (35)实验一EWB设计应用一、实验目的1、熟悉EWB的使用环境和EWB使用一般步骤。
EDA实验指导书全
实验一Quartus II开发环境入门一、实验目的1、了解QuartusII软件及基本操作2、熟悉图形编辑器Block Builder/Schematic File的设计输入3、掌握电路的编译和适配4、掌握电路仿真与时序分析5、熟悉3/8线译码器工作原理和五人表决器设计二、实验原理1、以3/8线译码器为例，总体思路以EP1C3中的三个拨位开关，SW3，SW2,SW1为三个输入信号，可以代表8种不同的状态，该译码器对这8种状态译码，并把所译码的结果在七个彩灯上显示。
2、三、实验步骤主要仪器和设备：计算机，EDA实验箱。
步骤一：1、建立工程，设计输入。
选择菜单“File”→“New Preject Wizard”将设计文件加入工程中：点击下方的“Next” 按钮，在弹出的对话框中点击“File”栏的按钮，将此工程相关的所有VHDL文件加入进此工程(如果有的话)。
Cyclone系列的EP1C3T144C8按下“Next”后，出现仿真工具选择对话框。
不作任何选择。
4、完成设置点击“Next”后，完成工程的设定，点击“finish”。
步骤二：1、选择File/New或点击主菜单中的空白图标，进入新建程序文件状态，选择VHDL file 。
VHDL程序文件的扩展名是：* .vhd程序代码：-- A simple 3 to 8 decoderlibrary ieee;use ieee.std_logic_1164.all;entity decoder isport ( inp: in std_logic_vector(2 downto 0);outp: out std_logic_vector(7 downto 0)); end decoder;architecture behave of decoder isbeginoutp(0) <= '1' when inp = "000" else '0';outp(1) <= '1' when inp = "001" else '0';outp(2) <= '1' when inp = "010" else '0';outp(3) <= '1' when inp = "011" else '0';outp(4) <= '1' when inp = "100" else '0';outp(5) <= '1' when inp = "101" else '0';outp(6) <= '1' when inp = "110" else '0';outp(7) <= '1' when inp = "111" else '0';end behave;步骤三：1、选择菜单“File”→“New ” →“ Schematic File”，即弹出原理图编辑框。
EDA 实验指导书
EDA技术基础实验指导书海南大学信息学院编目录实验一MAX –plusII及开发系统使用 1 实验二高速四位乘法器设计7 实验三秒表的设计9 综合性设计性实验实验四序列检测器的设计12 实验五数字频率计的设计14 数字密码锁17 交通灯控制器182EDA实验指导书实验一MAX –plusII及开发系统使用一、实验目的1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。
三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。
它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。
因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面：1、实验器材集中化，所有实验基本上在一套实验设备上进行。
传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。
而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致；2、实验耗材极小（基本上没有耗材）；3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单；4、下载后，实验结果清晰；5、实验仪器损耗少，维护简单；下面，我们就本套实验设备做一个简单的介绍。
3(一)Max+plusⅡ10.0的使用。
1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果大家只进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。
第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，将此文件复制到你的安装目录下（你的安装目录可放在任一个驱动器下，然后建立一个Max10的文件夹，将系统安装在此文件夹中，安装后此文件夹中会有三个文件夹）的任一个文件夹中，要清楚位置。
EDA技术实验指导书
《EDA技术》实验指导书面向专业：通信工程信息工程自动化电子信息工程电气工程及其自动化信息与通信工程学院2016年9月前言一、课程性质本课程是电子信息工程、通信工程、信息工程和自动化专业必修的专业实验课程。
通过本课程的教学，使学生掌握EDA技术的开发流程，学会利用以硬件描述语言为描述工具，以可编程逻辑器件为实现载体，在数字系统设计领域熟练应用EDA技术，使其具备研究和开发现代数字系统的能力。
二、专业安排本系统分为多个模块，适合通信工程、信息工程、自动化、电子信息工程、电气工程及其自动化等专业使用。
三、本书特点本实验指导书的特点是引入工程项目机制来管理实验项目，着重培养学生的方案设计、算法分析和现场调试能力，为培养卓越工程师打下坚实的基础。
目录前言 (I)第一章实验系统 (1)1.1 系统整体结构 (1)1.2 核心板 (1)1.3 基础扩展模块 (2)1.4 自动控制模块 (3)1.5 信号处理模块 (3)1.6 通信接口模块 (4)第二章开发平台简介 (5)2.1 Quartus II简介 (5)2.2 Quartus II开发流程 (5)第三章实验项目 (9)实验1 平台应用及全加器设计 (9)实验2 信号发生器设计 (11)实验3 数字电压表设计 (13)实验4 数字频率计设计 (16)实验5 交通灯控制器设计 (19)第一章实验系统1.1 系统整体结构本实验指导书采用的EDA综合实验开发系统是我院电子信息与通信技术实验教学中心自主研制，整体结构如图所示。
1.2 核心板核心板采用Altera公司的EP4CE22E22C8N芯片，具有低内核电压、低功耗的特点。
芯片内部具有22320个逻辑单元，594kbit RAM嵌入式储存器，66个嵌入式18×18乘法器，4组通用PLL。
1、DIP开关主要功能是控制高低电平，通过手动控制为系统提供稳定的逻辑信号。
系统总共提供了3位拨档开关，当开关的档位在上方时则输出高电平“1”，反之则为低电平“0”。
EDA技术实验指导书(DOC)
EDA技术实验指导书唐浦华西华大学机械工程学院二零一六年制定目录实验一：实验环境和平台的建立 (1)实验二：译码器设计 (2)实验三：码制变换译码器设计 (5)实验四：四位加法器设计 (7)实验五：时序逻辑电路设计 (9)实验六：分频器的设计 (10)实验七：通用移位寄存器的设计 (11)实验八：数码管扫描显示的设计 (12)实验九：正弦信号发生器的设计 (14)实验十：序列检测器的设计 (24)实验一：实验环境和平台的建立一、实验目的：熟悉Quartus II的VHDL文本设计流程，学习8-3编码器的设计、仿真。
二、实验内容：用VHDL编写8-3编码器的VHDL代码并仿真。
三、实验环境PC 机（Pentium100 以上）、Altera KAX+plus II 10.2 CPLD/FPGA 集成开环境。
四、实验原理在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出）。
把二进制码按一定的规律排列，例如8421码、格雷码等，使每组代码具有一特定的含义（代表某个数字或是控制信号）称为编码。
具有编码功能的逻辑电路称为编码器。
编码器有若干个输入，在某一时刻只有一个输入被转换为二进制码。
例如8线-3线编码器和10线-4线编码器分别有8输入、3位输出和10位输入、4位输出。
8线-3线编码器的真值表见表1-1，管脚图如图1-1所示。
输入输出A7 A6 A5 A4 A3 A2 A1 A0 Y2 Y1 Y00 0 0 0 0 0 0 1 0 0 00 0 0 0 0 0 1 0 0 0 10 0 0 0 0 1 0 0 0 1 00 0 0 0 1 0 0 0 0 1 10 0 0 1 0 0 0 0 1 0 00 0 1 0 0 0 0 0 1 0 10 1 0 0 0 0 0 0 1 1 01 0 0 0 0 0 0 0 1 1 1表1-1 8-3编码器真值表图1-1 8-3编码器管脚图五、实验步骤参见课件。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子设计自动化实验指导书赵增荣河北师范大学目录实验一：熟悉MAX+PLUSII软件的使用 (1)实验二：层次化结构设计 (5)实验三：设计项目的验证 (8)实验四：原理图与语言进行项目设计的比较 (10)实验五：扫描显示电路的驱动 (12)实验六：十六进制计数器显示电路 (15)实验一:熟悉MAX+PLUSII软件的使用一实验目的：1 熟悉MAX+PLUSII软件的使用。
2 初步了解可编程逻辑器件设计的过程。
二实验内容：1 设计并输入十二进制同步计数器原理图m12.gdf，并形成默认逻辑符号m12.sym。
2 设计并输入六十进制计数器原理图con60.gdf，并形成默认逻辑符号con60.sym（选作）。
三实验步骤：（一）进入Windows操作系统，打开MAX+PLUSII软件。
1 启动File\Project Name菜单,输入设计项目的名字。
2启动菜单File\New，选择Graphic Editor File，打开原理图编辑器，进行原理图设计输入。
(二) 设计的输入1．放置器件在原理图上①在原理图的空白处双击鼠标右键，出现对话框；②在光标处（Symbol Name 处）输入元件名称或用鼠标点取元件，按下OK即可。
③如果安放相同元件，只要按住Ctrl 健，同时用鼠标拖动该元件即可。
2．添加连线到器件的管脚把鼠标移到元件引脚附近，则标光标自动由箭头变为十字，按住鼠标右键拖动，即可画出连线。
3．保存原理图单击保存按钮，对于第一次输入的新原理图，出现类似文件管理器的图框，选择合适目录合适名称保存刚才输入的原理图，其扩展名为.gdf,本实验中1）取名为m12.gdf 。
2)取名为con60.gdf。
（三）编译启动MAX+PLUSII\Compiler菜单，点击Assign\Device菜单，选择器件（本设计一律选用FLEX10K系列的EPF10K10LC84_3芯片）,按Start开始编译，并显示编译结果，生成*.sof文件，以便硬件下载和编程时调用，同时生成*.rpt 文件，可详细查看编译结果，编译成功后保存并形成默认符号*.sym。
（四）管脚的重新分配、定位启动MAX+PLUSII\Floorplan Editor菜单. Floorplan Editor显示该设计项目的管脚分配,用户可手动分配管脚,也可通过软件自动分配管脚.用户手动分配管脚过程如下:1、按下手动分配管脚按钮,所有输入、输出端口都会出现在Unassigned Nodes栏框内。
2、用鼠标按住某输入、输出口名称,并拖到下面芯片的某一管脚上,松开鼠标左键,便完成一个管脚的分配。
注意:芯片上有一些特殊功能管脚,进行管脚编辑时一定要注意；另外,在芯片选择中,如果选Auto(软件自动分配管脚),则不允许对管脚进行再分配。
3、管脚分配完成后，重新编译，然后按下最终管脚分配按钮，此时窗口中显示的就是供下载到硬件上的管脚分配方案。
（与手工分配方案一致）注意：手动分配后必须要再编译一次，否则管脚端口和内部连线还是第一次编译后的结果。
（五）器件下载1 启动MAX+PLUSII\Programmer.2 选择JTAG\Multi—Device JTAG Chain菜单项。
3 启动JTAG\Multi—Device JTAG Chain setup…菜单项。
4 点击Select Programming File…按钮，选择要下载的.sof文件，然后按Add 加到文件列表中。
5 如果不能正确下载，可点击Detect JTAG Chain Info按钮进行测试，查找原因。
最后按OK退出。
6 按Configure按钮完成下载。
(六)电路板上的连线按管脚分配与实物相连。
四实验报告要求1 论述实验步骤。
2 写出实验心得。
五实验思考题如何形成默认逻辑符号？附图：十二进制计数器PECLRCLK实验二：层次化结构设计一实验目的：1 熟悉MAX+PLUSII软件用硬件描述语言输入设计项目的方法。
2 了解层次化结构设计。
二实验内容1 设计一个六十进制脉冲计数器原理图，并形成默认逻辑符号con60.sym。
见附图。
2 使用MAX+PLUSII软件的文本编辑器（text editor）设计并输入共阳极7段数码显示的译码文件DELED.vhd,并形成默认逻辑符号DELED.sym。
见附图。
3 建立高层项目图形文件c60，调入con60.sym和DELED.sym,连接并形成六十进制的显示电路。
见附图。
三实验步骤（一）进入Windows操作系统，打开MAX+PLUSII软件。
1）启动File\Project Name菜单，输入设计项目的名称。
2）点击Assign\Device菜单，选择器件。
（本设计一律选用EPF10K10LC84_3）(二)设计的输入1．原理图设计输入、编译和生成默认逻辑符号（实验步骤详见实验一）。
2．VHDL语言设计输人1）新建项目并指定设计项目名为DELED;2）生成新项目设计文件（1）选择File\New菜单命令，显示NEW窗口；（2）在窗口中选择Text Editor File,点击OK；(3)保存文件为DELED.vhd，注意后缀；(4)输入自己设计的译码器程序；(5)编译项目并生成默认逻辑符号。
3、顶层文件输入(1)建立图形文件c60，调入符号con60.sym和DELED.sym,（2）连接并形成六十进制的显示电路。
（三）编译设计项目启动MAX+PLUSII\Compiler菜单，选择芯片，按Start开始编译，并显示编译结果，生成*.sof文件（四）管脚的重新分配、定位：启动MAX+PLUSII\FloorplanEditor菜单，通过软件自动分配管脚或用户手动分配管脚。
（五）启动MAX+PLUSII\Hierarchy Display显示设计层次。
观察顶层文件与底层文件的结构关系，并打开底层文件观察其设计内容。
四实验报告要求1 记录实验步骤和实验内容。
2 画出设计项目层次结构图。
3 写出实验心得。
附图：1PECLRCLK2、七段共阴极数码管显示电路：(VHDL程序)LIBRARY ieee;USE ieee.std_logic_1164.ALL;ENTITY DELED ISPORT(NUM:IN std_logic_VECTOR(3 DOWNTO 0);A,B,C,D,E,F,G: OUT std_logic);END DELED;ARCHITECTURE behave OF DELED ISSIGNAL s: std_logic_vector(3 DOWNTO 0);SIGNAL sEL: std_logic_vector(6 DOWNTO 0);BEGINs <= NUM;sEL <="" WHEN s="0000"ELSE ----D"0""" WHEN s="0001"ELSE ----D"1""" WHEN s="0010"ELSE ----D"2""" WHEN s="0011"ELSE ----D"3""" WHEN s="0100"ELSE ----D"4""" WHEN s="0101"ELSE ----D"5""" WHEN s="0110"ELSE----D"6""" WHEN s="0111"ELSE----D"7""" WHEN s="1000"ELSE----D"8""" ; ----D"9"A<=SEL(6);B<=SEL(5);C<=SEL(4);D<=SEL(3);E<=SEL(2);F<=SEL(1);G<=SEL(0);END behave;3、六十进制计数器显示电路：实验三：设计项目的验证一实验目的：掌握设计项目的验证方法：前、后功能仿真。
二实验内容对设计项目十二进制计数器进行前、后功能仿真。
三实验步骤1、设计并输入VHDL程序——十二进制计数器m12.VHD ,选择芯片并进行编译，根据功能仿真和时序仿真的需要选择合适的网表文件提取器；2、创建一个默认仿真器通道文件m12.scf。
（1）新建仿真器通道文件：选择File\New菜单命令，出现对话框。
（2）在出现的对话框中选择Waveform Editor file，并从下拉的列表框中选择.scf扩展名，然后点击OK。
保存文件为m12.scf，与设计文件名字一定要相同。
（4）选择option\Grid size 菜单命令设定时间轴网格大小轴长度（分别为①20ns ②10ns）;选择File\End time 菜单命令设定仿真时间轴长度（分别为①2μs, ②3μs）。
（5）添加、删除结点和组。
点击命令Node/Enter node from SNF 打开添加结点对话框。
添加输入结点PE、CLR、CLK结点及输出组Q[3..0]（6）按照输入在上方、输出在下方的顺序重新排列结点和组的顺序，以便于观察波形。
（7）编辑输入结点的信号波形:PE为高电平；CLR:200-400ns为低电平，其余为高电平；CLK时钟周期分别设为：1)80ns 2）40ns。
（8）存盘并关闭文件，也可以不关，但会降低仿真速度。
3 仿真设计项目1）打开仿真器窗口选择菜单命令MAX+PLUSII\ Simulator打开仿真器，并自动装载当前项目m12的仿真器网表文件和刚刚创建的与当前项目同名的仿真器通道文件m12.scf。
2）设置仿真时间①在StartTime对话框中输入仿真起始时间：0us.(起始时间应处于.scf文件的时间轴范围内，若超出这个范围，则默认为0。
)②在EndTime对话框中输入仿真终止时间：1us.( 终止时间应处于.scf文件的时间轴范围内，同时还应大于起始时间，否则会出错。
)3）指定附加的输出文件：历史文件.hst 和日志文件.Log。
4）运行仿真器按下Start按钮，即开始仿真m12项目。
在仿真m12 的过程中进度指示条将朝着100％的方向移动，在仿真时其将动态更新，输出逻辑电平被记录到m12.scf文件中。