NXP LPC111x芯片中文手册—11 带SSP的SPI01
LPC1114的IO配置部分的中文手册
表111. LPC111x 引脚配置引脚配置--图8–10引脚描述表8–114引脚配置--图8–10引脚描述表8–114引脚配置图8–8-图8–10引脚描述表8–112表8–114图8–10表8–112表8–113表8–1143. LPC111x 引脚描述表 112. LPC1113/14 引脚描述表 (LQFP48 封装)RESET — 外部复位输入：此引脚上的低电平会使设备复位，I/O 端口和外设复位成初始的默认状态，并使处理器从0地址开始执行。
I/O PIO0_0 — 通用数字输入/输出引脚。
PIO0_1/CLKOUT/ CT32B0_MAT2PIO0_2/SSEL0/ CT16B0_CAP04[1]I/O PIO0_1 —通用数字输入/输出引脚。
复位时低电平启动在线系统编程命令处 理程序。
O CLKOUT — 时钟输出脚。
OCT32B0_MAT2 —32位定时器0匹配输出2。
10[1]I/O PIO0_2 —通用数字输入/输出引脚。
O SSEL0 —SPI0从机选择。
ICT16B0_CAP0 —16位定时器0捕获输入0。
PIO0_314[1] I/OPIO0_3 —通用数字输入/输出引脚。
.I/O SCK0 —SPI0串行时钟。
PIO0_7/CTS 23[1] I/O PIO0_7 —通用数字输入/输出引脚(大电流输出驱动器)。
I CTS —UART清除发送。
PIO0_8/MISO0/CT16B0_MAT0PIO0_9/MOSI0/CT16B0_MAT1 SWCLK/PIO0_10/ SCK0/CT16B0_MAT2TDI/PIO0_11/AD0/CT32B0_MAT3 TMS/PIO1_0/AD1/CT32B1_CAP0 TDO/PIO1_1/AD2/CT32B1_MAT0TRST/PIO1_2/AD3/CT32B1_MAT1 27[1] I/O PIO0_8 —通用数字输入/输出引脚。
NXP mcu
置的新型开漏工作模式
LPC1100
◎ 四个通用计数器/计数器 ◎ 可编程的看门狗定时器(WDT)，带锁死功能 ◎ 系统计时器 ◎ 各外设自带时钟分频器，有利于降低功耗
芯片特色:
Cortex-M0处理器性能 ● Cortex-M0微控制器可以轻松超越高端8位和16位器件的
性能水平； ● 内核额定性能为0.9DMIPS/MHz，相当于与其最接近的8位
EasyCortex M3-1300开发平台板载USB仿真器，支持USB2.0 Device，具有带电气隔离的RS-485接口等功能。EasyCortexM3-1300开发平台配套 提供多种免费商业化软件包及其详尽的开发文档，加快产品开发。
集学习、实验、开发于一体的 “三合一”高性价比开发板
● 功能特点 ◎ 标配CPU：LPC1343，全面支持LPC1313、LPC1100系列 芯片； ◎ 处理速率高达72MHz； ◎ 片上集成HID和大容量USB设备驱动； ◎ 内置嵌套向量中断控制器(NVIC)； ◎ 32KB片上Flash程序存储器，支持在系统编程(ISP)和在 应用编程(IAP)； ◎ 8KB SRAM可供高性能CPU通过指令总线、系统总线和 数据总线访问； ◎ 串行调试端口和串行跟踪端口； ◎ 3种低功耗模式：睡眠、深度睡眠和深度掉电； ◎ 集成PMU(电源管理单元)，进一步降低功耗； ◎ 掉电检测，设有4个独立的中断和强制复位阈值； ◎ 片内集成上电复位电路； ◎ 内置系统节拍定时器(SysTick)，方便操作系统移植； ◎ 3.3V单电源供电(2.0V ~3.6V)； ◎ 工作温度：-40°C ~ 85°C。
Cortex-M0组件 Cortex-M0处理器
中断
嵌套向量 中断控制器
(NVIC)
LPC111x开发步骤详解
7 新建文件 工程创建完成后，系统为工程自动分配两个文件 夹，里面已经包含部分文件，用户编写程序需要 新建.c文件
创建.c文件过程
注：在设计编程的 过程中，我们通常在已 有程序基础上，根据实 际要求进行修改，因此 在创建.c文件时，也通 常复制已有程序，直接 粘贴到目标工程，进行 修改。
4.3 编译 调试 下载
微控制器及开发环境介绍
LPC1114
LPCXpresso
LPC111x
LPC111x是基于ARM Cortex-M0的32位微控制器， 可用于高集成度和低功耗的嵌入式应用。
LPC111x特性：
LPC111x CPU的工作频率最高达50MHz； ARM Cortex-M0处理器内置有嵌套向量中断控制器（NVIC）； 时钟系统 晶体振荡器的工作范围为1MHz~25MHz； PLL允许CPU无需使用高频晶体而工作在最大CPU速率下。时 钟可以由主振荡器、内部RC振荡器或看门狗振荡器提供； 12MHz内部RC振荡器可调节到1%的精度；可以选择用作一个 系统时钟； 单个3.3V电源（2.0V~3.6V）；带分频器的时钟输出功能可以 反映主振荡器时钟、IRC时钟、CPU时钟或看门狗时钟；
3.2网络注册
之后弹出序列号生成窗口，系统自动根据用户的硬件配置生成 序列号，点击Copy to clipboard 点击下一步，出现注册激活页，此时要保证计算机已联网，将 出现web表格，根据要求填写相应信息 填写完毕后，会在所提交的邮箱内收到一封注册信息：用户名 和密码，根据邮件提供的网站登录注册，将会收到第二封包含 激活密码的邮件
LPC111x
串行接口： UART：可产生小数波特率，带有内部FIFO，支持RS485/EIA-485，具有moderm控制； 2个SPI接口，SSP控制器，具有FIFO和多协议功能； I2C总线接口支持全部I2C总线规范和Fast-mode Plus模式， 数据速率高达1Mbit/s，具有多地址识别和监控模式； 其它外设： 多达42个通用I/O（GPIO）引脚，上拉/下拉电阻可配置；
NXPLPC111x芯片中文手册―11带SSP的SPI01
up .w hd 1. 如何阅读本章所有 LPC111x 系列中的 SPI 模块均相同。
第二个 SPI 模块, SPI1,只存在于LQFP48和 PLCC44封装上,在 HVQFN33封装上则没有。
注释:两个 SPI 模块都包含全部的 SSP 特征集,所有相关寄存器都使用 SSP 前缀命名。
2. 特性? 兼容 Motorola SPI 、 4线 TI SSI 和美国国家半导体公司的 Microwire 总线。
? 同步串行通信。
? 支持主机和从机操作。
? 收发均有 8帧 FIFO 。
?每帧有 4-16位数据。
3. 基本描述SPI/SSP是一个同步串行端口 (SSP控制器,可控制 SPI 、 4线 SSI 和 Microwire 总线。
它可以与总线上的多个主机和从机相互作用。
在数据传输过程中,总线上只能有一个主机与一个从机进行通信。
原则上数据传输是全双工的, 4~16位帧的数据由主机发送到从机或由从机发送到主机。
但实际上,大多数情况下只有一个方向上的数据流包含有意义的数据。
LPC111x 系列处理器有两个 SPI/同步串行端口控制器。
u d u UM10398Semiconductors LPC1100开发,尽在第 11章 :LPC111x 带有 SSP 的 SPI0/1 4. 引脚描述表 161622. SPI 引脚描述SCK0/1I/OSCK CLK SK 串行时钟。
SCK/CLK/SK是用来同步数据传输的时钟信号。
它由主机驱动,从机接收。
当使用 SPI 接口时,时钟可编程为高电平有效或低电平有效,否则总是高电平有效。
SCK 仅在数据传输过程中切换。
在其它时间里, SPI/SSP接口保持无效状态或不驱动它(使其处于高阻态。
SSEL0/1I/OSSEL FS CS 帧同步 /从机选择。
当 SPI/SSP接口是总线主机时,它在串行数据启动前驱动该信号为有效状态。
在数据发送出去之后又将该信号恢复为无效状态。
LPC111x 产品数据手册
LPC1111/12/13/14 32-位 ARM Cortex-M0 微控制器
4. 订购信息
表1 订购信息 器件编号 LPC1111FHN33/101 LPC1111FHN33/102 LPC1111FHN33/201 LPC1111FHN33/202 LPC1112FHN33/101 LPC1112FHN33/102 LPC1112FHN33/201 LPC1112FHN33/202 LPC1113FHN33/201 LPC1113FHN33/202 LPC1113FHN33/301 LPC1113FHN33/302 LPC1114FHN33/201 LPC1114FHN33/202 LPC1114FHN33/301 LPC1114FHN33/302 LPC1113FBD48/301 LPC1113FBD48/302 LPC1114FBD48/301 LPC1114FBD48/302 LPC1114FA44/301[1] LPC1114FA44/302[1] [1] 名称 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 HVQFN33 LQFP48 LQFP48 LQFP48 LQFP48 PLCC44 PLCC44 封装信息 描述 HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm HVQFN：超薄塑料热增强型扁平封装；无引线；33 个 引脚；裸片尺寸：7×7×0.85mm LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7 ×1.4mm LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7 ×1.4mm LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7 ×1.4mm LQFP48：塑料薄型QFP；48 条引线；裸片尺寸：7×7 ×1.4mm PLCC44：带引线的塑料芯片载体；44 条引线 PLCC44：带引线的塑料芯片载体；44 条引线 版本 n/a n/a n/a n/a n/a n/a n/a n/a n/a n/a n/a n/a n/a n/a n/a n/a sot313-2 sot313-2 sot313-2 sot313-2 sot187-2 sot187-2
NXP芯片手册1
NXP LPCXpresso-CN用户手册V1.0
NXP LPCXpresso-CN开发板用户手册Rev. 1.0Releas e: 2010-12-14 NXP Semiconductors (Shanghai) Ltd地址：上海市裕通路100号宝矿洲际商业中心19-21层电话: +86 21 2205 2222传真: +86 21 2205 2518恩智浦半导体/microcontrollers目录NXP LPCXPRESSO-CN开发板用户手册 (1)1.概述 (5)1.1核心芯片介绍 (5)1.2开发板简介 (5)1.3硬件资源列表 (5)1.4软件资源列表 (6)2.快速启用 (7)2.1文档描述 (7)2.2版本信息 (7)2.3硬件资源要求 (7)2.4准备工作 (7)2.5使用出厂程序 (8)2.6恢复出厂程序 (9)2.6.1编译出厂程序 (9)2.6.2下载出厂程序 (9)3.NXP LPCXPRESSO-CN开发板详细介绍 (10)3.1硬件接口一览表 (10)3.2出厂跳线设置 (10)3.3硬件接口介绍 (10)3.3.1JTAG调试口 (10)3.3.2UART (10)3.3.3USB Mini AB接口 (11)3.3.4LM75温度传感器 (11)3.3.5LED (11)4.软件资源介绍 (12)4.1LED B LINKY测试 (12)4.2S YS T ICK测试 (12)4.3T IMER32测试 (12)4.4SSP测试 (12)4.5UART测试 (13)4.6I2C T EMPERATURE S ENSOR测试 (13)5.软件资源测试 (14)5.1MDK介绍 (14)5.2编译例程 (14)5.2.1打开例程 (14)5.2.2编译例程 (15)5.3使用仿真器调试和下载程序 (17)5.3.1使用ULINK2调试和下载程序 (17)5.3.2使用ColinkEx下载和调试程序 (23)5.4使用ISP下载程序 (26)1.概述1.1核心芯片介绍NXP LPCXpresso-CN开发板使用LPC1114F301芯片，此芯片使用高性能的ARM® Cortex ™-M0 32位的RISC内核(针对8位/16位微控制器应用设计)，工作频率为50MHz，属LPC1100系列微控制器。
LPC1114
00 P = 1
01 P = 2
10 P = 4
11
P=8
-
保留. 不要将1写到这些保留位中。
0x00 0x0
4.4 系统 PLL状态寄存器
User manual
Rev. 00.10 — 11 January 2010
© NXP B.V. 2010. All rights reserved.
10 of 326
此LPC111X 数据手册之中文翻译，由武汉理工大学UP团队友情提供，仅供学习交流之用，欢迎指正，共同修改完善。
NXP Semiconductors
0
复位SPI0外设。
1
SPI0 复位失效。
1
I2C_RST_N
I2C复位控制
0x1
0
复位I2C 外设。
1
I2C 复位失效。
UM10398_0
User manual
Rev. 00.10 — 11 January 2010
© NXP B.V. 2010. All rights reserved.
13 of 326
-
0x0DC
保留
R/W
0x0E0
CLKOUT时钟源选择
R/W
0x0E4
CLKOUT时钟源更新允许
R/W
0x0E8
CLKOUT时钟分频器
-
0x0EC - 0x0FC 保留
R
0x100
POR捕获PIO状态0
R
0x104
POR捕获PIO状态1
0x000 0x000 0x000 0x000 0x001 0x85F 0x000 0x000 0x000 0x000 0x000 0x000 0x000 0x000 0x000 依赖用户
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
h u t.e d u.c n1.如何阅读本章所有LPC111x系列中的SPI模块均相同。
第二个SPI模块，SPI1，只存在于LQFP48和PLCC44封装上，在HVQFN33封装上则没有。
注释：两个SPI模块都包含全部的SSP特征集，所有相关寄存器都使用SSP前缀命名。
2.特性•兼容Motorola SPI、4线TI SSI和美国国家半导体公司的Microwire总线。
•同步串行通信。
•支持主机和从机操作。
•收发均有8帧FIFO。
•每帧有4-16位数据。
3.基本描述SPI/SSP是一个同步串行端口(SSP)控制器，可控制SPI、4线SSI和Microwire总线。
它可以与总线上的多个主机和从机相互作用。
在数据传输过程中，总线上只能有一个主机与一个从机进行通信。
原则上数据传输是全双工的，4～16位帧的数据由主机发送到从机或由从机发送到主机。
但实际上，大多数情况下只有一个方向上的数据流包含有意义的数据。
LPC111x系列处理器有两个SPI/同步串行端口控制器。
u p.wu p .wh ut.ed u.c n4.引脚描述表161622.SPI引脚描述SCK0/1I/O SCK CLK SK串行时钟。
SCK/CLK/SK是用来同步数据传输的时钟信号。
它由主机驱动，从机接收。
当使用SPI接口时，时钟可编程为高电平有效或低电平有效，否则总是高电平有效。
SCK仅在数据传输过程中切换。
在其它时间里，SPI/SSP接口保持无效状态或不驱动它（使其处于高阻态）。
SSEL0/1I/O SSEL FS CS帧同步/从机选择。
当SPI/SSP接口是总线主机时，它在串行数据启动前驱动该信号为有效状态。
在数据发送出去之后又将该信号恢复为无效状态。
该信号的有效状态根据所选的总线和模式可以是高或低。
当SPI/SSP接口作为总线从机时，该信号根据使用的协议来判断主机数据的存在。
当只有一个总线主机和一个总线从机时，来至主机的帧同步信号或从机选择信号直接与从机相应的输入相连。
当总线上接有多个从机时，需要管理好这些从机的帧选择/从机选择输入，以免一次传输有多个从机响应。
MISO0/1I/O MISO DR(M)DX(S) MOSI0/1I/O MOSI DX(M)DR(S)SI(M)SO(S)SO(M)SI(S)主机输入从机输出。
MISO信号线从从机传送串行数据传送到主机。
当SPI/SSP作为从机，串行数据从该信号输出。
当SPI/SSP作为主机，从该信号得到串行数据时钟。
当SPI/SSP作为从机但未被FS/SSEL选定，它不会驱动该信号(保持高阻态)。
主机输出从机输入。
MOSI信号线从主机传送串行数据到从机。
当SPI/SSP作为主机，串行数据从该信号输出。
当SPI/SSP作为从机，从该信号得到串行数据时钟。
注释：SCK0功能在三个不同的引脚上复用(在HVQFN封装上有两个引脚)。
通过设置IOCON_LOC寄存器(见7–4.2小节)选择一个引脚作为SCK0功能，另外在IOCON寄存器中设置功能。
SCK1引脚没有复用。
up .w hu t.e d u.n 5.时钟和功耗管理SPI 模块由AHBCLKCTRL 寄存器(见表3–19)控制。
用于SPI 时钟分频器和预分频器的SPI 外设时钟，由SSP0/1CLKDIV 寄存器(见3–4.15小节)控制。
可以通过设置SSP0/1CLKDIV 寄存器(见3–4.15小节)来禁止SPI0/1_PCLK 时钟。
SPI 模块可以通过设置AHBCLKCTRL 寄存器禁止(表3–19)以节省功耗。
6.寄存器描述SPI 控制器寄存器地址如表11–163和表11–164所示。
注释：使用SSP 前缀的寄存器名称，表示SPI 控制器完全兼容SSP 功能。
[1]复位值仅指已使用位中的数据，不包括保留位的内容。
表164.寄存器概览：SPI1(基址0x 404000580080000)控制寄存器0。
选择串行时钟频率，总线类型和数据长度。
SSP0CR1R/W 0x004控制寄存器1。
选择主机/从机和其他模式。
0SSP0DR R/W 0x008数据寄存器。
写满将发送FIFO ，读空将接收FIFO 。
0SSP0SR RO 0x00C 状态寄存器。
-SSP0CPSR R/W 0x010时钟预分频寄存器。
0SSP0IMSC R/W 0x014中断屏蔽设置和清零寄存器。
0SSP0RIS R/W 0x018原始中断状态寄存器。
-SSP0MIS R/W 0x01C 屏蔽中断状态寄存器。
0SSP0ICRR/W0x020SSPICR 中断清零寄存器。
NA控制寄存器0。
选择串行时钟频率，总线类型和数据长度。
SSP1CR1R/W 0x004控制寄存器1。
选择主机/从机和其他模式。
0SSP1DRR/W 0x008数据寄存器。
写满将发送FIFO ，读空将接收FIFO 。
0SSP1SR RO0x00C 状态寄存器。
-SSP1CPSR R/W 0x010时钟预分频寄存器。
0SSP1IMSC R/W0x014中断屏蔽设置和清零寄存器。
0SSP1RIS R/W 0x018原始中断状态寄存器。
-SSP1MIS R/W 0x01C 屏蔽中断状态寄存器。
0SSP1ICRR/W0x020SSPICR 中断清零寄存器。
NAu p .wh ut.ed u.c n[1]复位值仅指已使用位中的数据，不包括保留位的内容。
6.1SPI/SSP控制寄存器0该寄存器控制SPI/SSP控制器的基本操作。
表165:SPI/SSP控制0(SSP0CR0-address0x40040000,SSP1CR0-address3:0DSS数据长度选择。
该字段控制着每帧传输的位数目。
不支持且不使用值0000-0010。
000000114-位传输1005-位传输1016-位传输1107-位传输1118-位传输0009-位传输00110-位传输01011-位传输01112-位传输10013-位传输10114-位传输11015-位传输11116-位传输FRF帧格式0000SPITIMicrowire1不支持且不应使用这个组合。
CPOL时钟输出极性。
该位只用于SPI模式。
00SPI控制器使总线时钟在两帧传输之间保持低电平。
SPI控制器使总线时钟在两帧传输之间保持高电平。
CPHA时钟输出相位。
该位只用于SPI模式。
00SPI控制器在帧传输的第一个时钟跳变沿捕获串行数据，也就是说，传输远离时钟线的帧间状态。
SPI控制器在帧传输的第二个时钟跳变沿捕获串行数据，也就是说，传输紧邻时钟线的帧间状态。
5:8SCR串行时钟频率。
SCR之值为总线上每传输一个数据位所对应的预分频时钟数减1。
假设CPSDVSR为预分频器的分频值，APB时钟PCLK为预分频器的时钟，则位频率为PCLK/(CPSDVSR×[SCR+1])。
0x00uhu t.e d u.cn 6.2SPI/SSP0控制寄存器1该寄存器控制着SPI/SSP 控制器的工作方式的某些方面。
表166:SPI/SSP 控制寄存器1(SSP0(SSP0C C R1–地址0x 404000400000044,SS SSPP 1CR1–地址6.3SPI/SSP 数据寄存器软件可将要发送的数据写入该寄存器，或从该寄存器读出接收到的数据。
表167:SPI/SSP 数据寄存器(S SP SP00DR –地址0x40x400040008,SSP1SSP1DD R –地址回环模式0正常操作模式串行输入脚同时也是串行输出脚（MOSI 或MISO ），而不是仅作为串行输入脚（MISO 或MOSI 分别起作用）。
SSE允许SPI 。
0禁止SPI 控制器。
SPI 控制器可与串行总线上的其它器件相互通信。
在设置该位之前，软件应将合适的控制信息写入其它SPI/SSP 寄存器和中断控制器寄存器。
MS主机/从机模式。
该位只能在SSE 位为0时写入。
SPI 控制器作为总线主机，驱动SCLK 、MOSI 和SSEL 线并接收MISO 线。
SPI 控制器作为总线从机，驱动MISO 线并接收SCLK 、MOSI 和SSEL 线。
SOD从机输出禁止。
该位只与从机模式有关（MS=1）。
如果该位为1，将阻塞SSI 控制器驱动发送数据线（MISO ）。
07:4-保留，用户软件不要向保留位写入1。
从保留位读出的值未定义。
NA要发送的帧数据写入该寄存器。
如果Tx FIFO 以前为空，且总线上的SPI 控制器不忙，则立刻开始发送数据。
否则，写入该寄存器的数据要等到所有数据发送（或接收）完后才能发送。
如果数据长度小于16位，软件必须对数据进行右对齐后再写入该寄存器。
读：当状态寄存器的RNE 位为1时，指示Rx FIFO 不为空，软件可读取该寄存器。
软件读取该寄存器时，SSP 控制器将返回Rx FIFO 中最早收到的一帧数据。
如果数据长度小于16位，该字段的数据必须进行右对齐，高位补零。
0x0000up .whu td u.cn 6.4SPI/SSP 状态寄存器该只读寄存器反映了SSP 控制器的当前状态。
表168:SPI/SSP 状态寄存器(S (SS S P 0SR –地址0x40x40004000000C,SSP1SR –地址0TFE 发送FIFO 空。
发送FIFO 为空时该位为1，反之为011TNF 发送FIFO 未满。
Tx FIFO 满时该位为0，反之为1。
12RNE 接收FIFO 非空。
接收FIFO 为空时该位为0，反之为1。
03RFF 接收FIFO 满。
接收FIFO 满时该位为1，反之为0。
04BSY 忙。
SPI 控制器空闲时该位为0，当前正在0发送/接收一帧数据和/或Tx FIFO 非空时该位为1。
7:5-保留。
用户软件不要向保留位写入1。
从保留位读出的值NA未定义。
6.5SPI/SSP 时钟预分频寄存器SPI_PCLK 到SPI 预分频器时钟的分频系数，由该寄存器控制。
换而言之，SSPCR0寄存器中SCR 系数，决定位时钟。
表169:SPI/SSP 时钟预分频寄存器(SSP0(SSP0C C P SR –地址0x40x400040000110,SSP1CPSR –地址0x4x400057:0CPSDVSR 这是2到254之间的一个偶数，SPI_PCLK 经分频后得到预分频器输出时钟。
位0读总是为0。
重要提示：必须正确初始化SSPnCPSR ，否则SPI 控制器将不可能正常发送数据。
在从机模式时，SPI 时钟频率由主机提供，不能超过3–4.15小节中选定的SPI 外设时钟频率的1/12。
寄存器SSPnCPSR 中的值与时钟频率无关。
主机模式，CPSDVSR min =2或更高(仅限偶数)。
6.6SPI/SSP 中断屏蔽设置/清除寄存器该寄存器控制SPI 控制器中4个可能的中断条件是否已经允许。