数字电子技术资料
数字电子技术基础全套ppt课件
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
数字电子技术基础复习资料
数字电⼦技术基础复习资料数字电⼦技术基础⼀、单项选择题1、下列⼏种A/D 转换器中，转换速度最快的是A 、并⾏A/D 转换器B 、计数型A/D 转换器C 、逐次渐进型A/D 转换器 D 、双积分A/D 转换器2、 L=AB+C 的对偶式为：A 、 A+BCB 、（ A+B ）C C 、 A+B+CD 、 ABC 3、为了将三⾓波换为同频率的矩形波，应选⽤A 、施密特触发器B 、单稳态触发器C 、多谐振器D 、计数器4、⼗⼆进制加法计数器需要多少个触发器构成。
A 、8B 、16C 、4D 、35、全加器与半加器的区别为A 、不包含异或运算B 、加数中包含来⾃低位的进位C 、⽆进位D 、有进位6、电源电压为+12V 的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT 为A 、4VB 、6VC 、8VD 、12V7、将代码(10000011)8421转换为⼆进制数C 、（10000011）2D 、（000100110001）28、异或门电路的表达式为A 、B A ⊕ B 、B A AB +C 、B A B A +D 、B A B A + 9、逻辑函数F=AB+BC 的最⼩项表达式为 A 、F=m2+m3+m6 B 、F=m2+m3+m7C 、F=m3+m6+m7D 、F=m3+m4+m710、下列描述不正确的是A 、时序逻辑电路某⼀时刻的电路状态取决于电路进⼊该时刻前所处的状态。
B 、寄存器只能存储⼩量数据，存储器可存储⼤量数据。
C 、主从JK 触发器主触发器具有⼀次翻转性D 、上⾯描述⾄少有⼀个不正确11、⼀个数据选择器的地址输⼊端有3个时，数据信号输出最多可以有⼏个。
A 、4B 、6C 、8D 、1612、⼆进制数（11111011）2转换成⼗六进制数Ａ、FB Ｂ、FC Ｃ、251 Ｄ、37313、以下式⼦中不正确的是 A 、1?A ＝A B 、A ＋A=A C 、B A BA +=+ D 、1＋A ＝114、在四变量卡诺图中，逻辑上不相邻的⼀组最⼩项为：A 、m 1 与m 3B 、m 4 与m 6C 、m 5 与m 13D 、m 2 与m 815、有⼋个触发器的⼆进制计数器，它们的计数状态最多有⼏种。
《数字电子技术基础》(第四版)
CPLD（复杂可编程逻辑器件）是一种基于乘积项的可编程逻辑器件，具有简单的结构和较快 的处理速度。它采用与或阵列（AND-OR Array）来实现逻辑功能，适用于中小规模的数字 电路设计。
FPGA与CPLD比较
FPGA和CPLD在结构、性能和适用场景上有所不同。FPGA具有更高的逻辑密度和更灵活 的可编程性，适用于大规模的数字电路设计和复杂的算法实现；而CPLD则具有更简单的 结构和更快的处理速度，适用于中小规模的数字电路设计和控制应用。
容量和提高存取速度
应用实例
如计算机的内存条就是采用RAM 存储器进行扩展的；而一些嵌入 式系统中则采用ROM存储器来
存储固件和程序代码等
发展趋势
随着科技的不断发展，存储器的 容量不断增大，存取速度不断提 高，功耗不断降低，未来存储器 将更加智能化、高效化和绿色化
05 可编程逻辑器件与EDA技 术
PLD可编程逻辑器件概述
要点一
PLD定义与分类
可编程逻辑器件（PLD）是一种通用集 成电路，用户可以通过编程来配置其逻 辑功能。根据结构和功能的不同，PLD 可分为PAL、GAL、CPLD、FPGA等类 型。
要点二
PLD基本结构
PLD的基本结构包括可编程逻辑单元 、可编程互连资源和可编程I/O单元 等。其中，可编程逻辑单元是实现逻 辑功能的基本单元，可编程互连资源 用于实现逻辑单元之间的连接，可编 程I/O单元则负责与外部电路的连接 。
逻辑代数法
利用逻辑代数化简和变换电路 表达式
图形化简法
利用卡诺图化简电路
பைடு நூலகம்
状态转换表
列出电路的状态转换过程，便 于分析和理解电路功能
状态转换图
以图形方式表示电路的状态转 换过程，直观易懂
数字电子技术.
数字电子技术.数字电子技术是指基于数字电路设计、制造和应用的电子技术。
这种技术采用数字信号进行数据处理、存储和传输，相对于模拟电子技术来说，具有精度高、干扰小、处理速度快等优点。
在信息化时代的今天，数字电子技术已经成为了人们日常工作和生活中必不可少的一部分。
数字电子技术的发展历程可以追溯到20世纪50年代的计算机起源，随着计算机技术和电子技术的不断进步，数字电子技术逐渐成为了一个独立的学科，并广泛应用于市场。
现在，数字电子技术已经涉及到了各个领域的应用，如通信、医疗、工业控制、消费电子、安防等等领域。
数字电子技术的基础是数字电路。
数字电路是指用逻辑门和触发器等数字器件构成的能够进行数字信号处理的电路。
常见的数字电路设备包括振荡器、计数器、移位寄存器、门电路等。
数字电路设备的特点是具有广泛的逻辑功能，能够快速处理大量的数字信号。
数字电子技术的发展离不开数字集成电路技术的不断革新。
数字集成电路是在单一晶体芯片上集成了大量数字器件，以实现特定的功能。
数字集成电路的种类非常多，包括数字信号处理器、数字模拟转换器、逻辑单元、存储器等等，这些电路可以通过软件编程实现不同的功能。
在数字集成电路的基础上，数字电子技术得以生产出各式各样的数字产品，如芯片、控制器、芯片级系统等，大大推动了数字电子技术的发展。
数字电子技术的应用范围非常广泛。
在通信领域，数字电子技术在手机、电脑、路由器等设备中广泛运用，同时也促进了数字通信系统的升级改进。
在医疗领域，数字影像技术和数字信号处理技术带来了先进的医疗设备，如数字断层扫描仪、超声波诊断设备、电子心电图仪等等，为医生的病人治疗提供了更多便利。
在工业领域，数字电子技术可以应用于自动化生产线、机器人控制、信息传输等方面，提高了生产效率和产品质量。
在消费电子领域，数字电视、手机、数码相机等数码产品也已经深入人们的日常生活，促进了当今数字娱乐文化的发展。
尽管数字电子技术具有诸多优点，但是也会面临挑战。
数字电子技术基础知识点
数字电子技术基础知识点数字电子技术是现代电子领域中的重要分支，广泛应用于计算机、通信、控制系统等领域。
掌握数字电子技术的基础知识点对于从事电子工程技术的人员来说是至关重要的。
本文将介绍数字电子技术的基础知识点，帮助读者更好地了解和掌握这一领域的基础概念。
一、二进制系统在数字电子技术中，二进制系统是最基本的数制系统。
二进制系统由0和1两个数字构成，是一种适合于电子系统处理的数制系统。
在二进制系统中，每位数字称为一个比特（bit），8个比特组成一个字节（byte）。
通过不同的排列组合，可以表示各种不同的数字和字符。
二、逻辑门逻辑门是数字电路的基本组成单元，用于实现逻辑运算。
常见的逻辑门包括与门、或门、非门等。
与门实现逻辑与运算，只有所有输入信号都为高电平时输出才为高电平；或门实现逻辑或运算，只要有一个输入信号为高电平输出就为高电平；非门实现逻辑非运算，对输入信号取反输出。
三、触发器触发器是数字电路中的存储元件，用于存储和延时信号。
常见的触发器包括RS触发器、D触发器、JK触发器等。
RS触发器由两个输入端和两个输出端组成，输入端用于控制信号的写入和清零，输出端用于输出存储的数据。
四、计数器计数器是一种特殊的触发器，用于实现计数功能。
计数器可以按照一定的规则递增或递减输出信号。
常见的计数器包括二进制计数器、BCD计数器等。
计数器在数字电子技术中被广泛应用于时序控制、频率测量等领域。
五、编码器和解码器编码器用于将输入信号编码为特定的代码，解码器用于将代码解码为特定的输出信号。
常见的编码器和解码器包括十进制编码器、十六进制编码器、BCD解码器等。
编码器和解码器在数字电子系统中扮演着重要的角色，用于数据传输和控制信号的处理。
六、存储器存储器是数字电子系统中的重要组成部分，用于存储程序和数据。
常见的存储器包括随机存储器（RAM）、只读存储器（ROM）、闪存等。
存储器按照数据访问速度和可擦写性能不同分为不同的类型，适用于不同的应用场景。
数字电子技术(5篇)
数字电子技术(5篇)数字电子技术(5篇)数字电子技术范文第1篇（一）USB总线微波功率计中数字电子技术的应用USB总线微波功率计主要包括USB通信接口、微信号接收检测电路等内容组成，该仪器充分借助数字电子技术开发相应软件系统，从而使得该虚拟仪器有效实现微波功率采集、测量和传输功能。
USB总线微波功率计中探测器采集到目标微波功率信号后，该设备中微信号检测电路芯片就会对目标信号进行去噪、累加、求差值等等处理，并调整修改信号数据固定程度，最终通过USB通信接口将处理完毕信息传送到上位机，该上位机程序系统就会对该数据进行分析处理。
鉴于该总线微波功率计充分应用了数字电子技术中强大信号处理传输技术，使得该功率计不仅小巧易携带，操作简洁，PC机适用匹配性强，还具备高精度的测量效果，因此饱受专业人员宠爱。
（二）雷达接收机上数字电子技术的应用雷达是军民两用的，具备高要求和高标准的高精度电子设备，而日趋成熟完善的数字电子技术也在精密的雷达生产制造过程中起到其中的作用。
作为雷达，其主要就是搜寻捕获目标信号，因此其必需具备剧烈的抗干扰性，也就是说雷达信号接收设备就必需具备灵敏性强、频段高性能，而数字接收机就基于这一点顺当胜利取代了现代雷达中模拟接收器的地位。
雷达接受机中数字接收机高指标的数字变频滤波技术和I/Q解调技术充分使得雷达接收器的有用性和精确性得到提高，也充分呈现出数字电子技术应用的优越性。
有此可以看出数字电子技术突出的抗干扰、无噪声、易交换储存及处理、能够将设备集成化、微型化的特性在网络信息时代，也会在计算机信号和计算机数字联网方面得到充分应用，从促使网络通信管理实现智能化和自动化，这都需要数字电子技术和网络信息技术的综合支持和进展。
二、数字电子技术将来进展方向和趋势当前网络信息技术加快了全球信息化时代的到来，社会市场进展需求直接推动了电子技术行业的进展进程，而其中数字电子技术更是成为信息时代技术行业市场的生力军，不断促使经济行业产业的更新升级，还使得数字电子技术和信息技术向着更高层次平台前进，可以说数字电子技术是随着市场需求而不断进展进步的，电子技术数字化和信息化已经成为电子技术领域进展主流，也是当前相关行业的普遍共识。
《数字电子技术》详细目录
《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路*4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。
数电复习资料
数字电子技术典型题选一、填空题〔根底型〕1．在数字电路中，逻辑变量的值只有2个。
2．在逻辑函数的化简中，合并最小项的个数必须是2^n 个。
3．化简逻辑函数的方法，常用的有公式和卡诺图。
4．逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Q n+1= T/Qn+/TQn 。
5.函数C A B A Y +=，反函数Y = 〔A+/B 〕*/〔/A+C 〕，对偶式Y ’= 〔/A+B 〕*/〔A+/C 〕 。
6．4线—10线译码器又叫做2-10进制译码器，它有4个输入端和个输出端, 6个不用的状态。
7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。
8．TTL 三态门的输出有三种状态：高电平、低电平和高阻态状态。
9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步 计数器。
10．四位双向移位存放器74LS194A 的功能表如表所示。
由功能表可知，要实现保持功能，应使，当 RD=1；S1=1,S0=0时 ，电路 实现功能。
74LS194A 的功能表如下：S 1 S 0工作状态11．假设要构成七进制计数器，最少用个触发器，它有个无效状态。
12．根据触发器构造的不同，边沿型触发器状态的变化发生在CP 边沿时，其它时刻触发器保持原态不变。
13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。
14．由555定时器构成的单稳态触发器，假设电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。
15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如下图，其中图〔a〕、〔b〕、〔c〕分别对应的电路名称是〔a〕，〔b〕，〔c〕17. A/D转换器的转换过程包括，，，四个步骤。
一、填空题〔综合提高型〕1．施密特触发器有2个稳定状态.，单稳态触发器有1个稳定状态.，多谐振荡器有0个稳定状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
和逻辑式相等的是（）。
C. A(4分)下列门电路属于双极型的是（）A. OC门逻辑函数；其对偶函数为（）。
B.已知某触发器的时钟CP，异步置0端为RD，异步置1端为SD，控制输入端Vi和输出Q的波形如下图所示，根据波形可判断这个触发器是（）。
D. 上升沿T触发器下列所给三态门中；能实现C=0时；F=；C=1时；F为高阻态的逻辑功能的是_________。
A.(4分)对于钟控RS触发器；若要求其输出“0”状态不变；则输入的RS信号应为（）A. RS=X0(4分)下列电路中；不属于组合逻辑电路的是（）。
C. 寄存器(4分)不需要外加输入信号而自动产生矩形脉冲信号的是( )。
D. 多谐振荡器设图中所有触发器的初始状态皆为0；找出图中触发器在时钟信号作用下；输出电压波形恒为0的是：（）图。
C.(4分)下列几种说法中与BCD码的性质不符的是（）C. BCD码是一组四位二进制数；能表示十六以内的任何一个十进制数。
(4分)为了把串行输入的数据转换为并行输出的数据；可以使用（）C. 移位寄存器(4分)用触发器设计一个24进制的计数器；至少需要( )个触发器。
D. 5(4分)为实现“线与”逻辑功能；应选用（）。
C. 集电极开路（OC）门(4分)设某函数的表达式F=A+B；若用四选一数据选择器来设计；则数据端D0D1D2D3的状态是（）。
(设A为高位)A. 0111已知；选出下列（）可以肯定使F=1的情况。
D. BC=1；D=1(4分)函数F=AB+BC；使F=1的输入ABC的组合为( )。
D. ABC=110(4分)将TTL与非门作非门处理；则多余输入端应作( )处理。
A. 全部接高电平(4分)用逻辑函数卡诺图化简中；四个相邻项可合并为一项；它能：（）B. 消去2个表现形式不同的变量；保留相同变量TTL 集成电路74LS138 是3/8线译码器，译码器为输出低电平有效，若输入为A2 A1 A 0 =101 时，输出：为（）。
B. 11011111TTL与非门的扇出系数（即带同类门的个数）仅决定于其带灌电流负载的能力。
（）答案错(2分)寄存器属于组合逻辑电路。
（）答案错(2分)钟控RS触发器是脉冲触发方式。
（）答案错(2分)时序电路不含有记忆功能的器件。
（）答案错(2分)CMOS 电路比 TTL 电路功耗大。
（）答案错(2分)三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（）答案错(2分)关门电平UOFF是允许的最大输入高电平。
（）答案错(2分)时钟触发器仅当有时钟脉冲作用时；输入信号才能对触发器的状态产生影响。
（）答案对(2分)用或非门可以实现3种基本的逻辑运算。
（）答案对(2分)CMOS 电路和 TTL 电路在使用时；不用的管脚可悬空（）答案错下列所给三态门中；能实现C=0时；F=；C=1时；F为高阻态的逻辑功能的是_________。
A.(4分)对于钟控RS触发器；若要求其输出“0”状态不变；则输入的RS信号应为（）A. RS=X0函数的反函数=（）B.(4分)有一个左移移位寄存器；当预先置入1011后；其串行输入固定接0；在4个移位脉冲CP 作用下；四位数据的移位过程是（）。
A. 1011--0110--1100--1000--0000设图中所有触发器的初始状态皆为0；找出图中触发器在时钟信号作用下；输出电压波形恒为0的是：（）图。
C.(4分)一个数据选择器的地址输入端有3个时；最多可以有（）个数据信号输出。
C. 8(4分)欲对全班43个学生以二进制代码编码表示；最少需要二进制码的位数是（）。
B. 6(4分)函数F(A；B；C)=AB+BC+AC的最小项表达式为：（）B. F(A；B；C)=∑m（3；5；6；7）已知逻辑函数与其相等的函数为（）。
D.(4分)用555定时器构成单稳态触发器；其输出脉宽为（）。
B. 1.1RC(4分)计算机键盘上有101个键；若用二进制代码进行编码；至少应为（）位。
B. 7图示逻辑电路为( )。
A. “与非”门图2所示电路中输出函数F的表达式为（）C. （A+B）·C(4分)N个触发器可以构成最大计数长度（进制数）为( )的计数器。
D. 2N图示为2个4位二进制数相加的串接全加器逻辑电路图；运算后的C4S4S3S2S1结果是：（）A. 110008线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出的值是（）。
C. 000(4分)以下式子中不正确的是（）C. （AB）’=A’B’(4分)用逻辑函数卡诺图化简中；四个相邻项可合并为一项；它能：（）B. 消去2个表现形式不同的变量；保留相同变量逻辑函数F(A,B,C) = AB+BC+的最小项标准式为（）。
D. F(A；B；C)=∑m(3；4；6；7)函数的对偶式FD=（）C.TTL与非门的扇出系数（即带同类门的个数）仅决定于其带灌电流负载的能力。
（）答案错(2分)一个存在无效状态的同步时序电路是否具有自启动功能；取决于确定激励函数时对无效状态的处理。
（）答案对(2分)因为逻辑表达式A+B+AB=A+B成立；所以AB=0成立。
（）答案错(2分)计数模为2n的扭环计数器所需的触发器为n个。
（）答案对(2分)寄存器属于组合逻辑电路。
（）答案错(2分)如果与非门输入端均为低电平；那么它所带的是拉电流负载。
（）答案对(2分)PLA的与阵列和或阵列均可编程。
（）答案对(2分)卡诺图中；两个相邻的最小项至少有一个变量互反。
（）答案对(2分)JK触发器只有J、K端同时为1；则一定引起状态翻转。
（）答案错(2分)触发器有两个状态；一个是稳态；一个是暂稳态。
( )答案错(4分)对电压、频率、电流等模拟量进行数字处理之前；必须将其进行（）B. A/D转换(4分)属于组合逻辑电路的部件是（）。
A. 编码器(4分)下列门电路属于双极型的是（）A. OC门已知某电路的真值表如下，该电路的逻辑表达式为（）。
C.寄存器要存放n位二进制数码时，需要( )个触发器。
A. n(4分)为实现“线与”逻辑功能；应选用（）。
A. 集电极开路（OC）门(4分)一个数据选择器的地址输入端有3个时；最多可以有（）个数据信号输出。
C. 8(4分)下列几种说法中与BCD码的性质不符的是（）C. BCD码是一组四位二进制数；能表示十六以内的任何一个十进制数。
(4分)函数F(A；B；C)=AB+BC+AC的最小项表达式为：（）B. F(A；B；C)=∑m（3；5；6；7）已知逻辑函数与其相等的函数为（）。
D.(4分)用触发器设计一个24进制的计数器；至少需要( )个触发器。
D. 5(4分)为实现“线与”逻辑功能；应选用（）。
C. 集电极开路（OC）门图2所示电路中输出函数F的表达式为（）C. （A+B）·C(4分)要将方波脉冲的周期扩展10倍；可采用（）。
C. 十进制计数器已知；选出下列（）可以肯定使F=1的情况。
D. BC=1；D=1(4分)将TTL与非门作非门处理；则多余输入端应作( )处理。
A. 全部接高电平(4分)以下式子中不正确的是（）C. （AB）’=A’B’(4分)用逻辑函数卡诺图化简中；四个相邻项可合并为一项；它能：（）B. 消去2个表现形式不同的变量；保留相同变量(4分)能够实现线与功能的是：（）B. 集电极开路门已知真值表如表1所示；则其逻辑表达式为：（）A. A⊕B⊕C(2分)与 CMOS 电路相比； TTL 电路的主要优点是速度快。
（）答案对(2分)逻辑变量的取值；１比０大。
（）答案错(2分)一个存在无效状态的同步时序电路是否具有自启动功能；取决于确定激励函数时对无效状态的处理。
（）答案对(2分)石英晶体振荡器的振荡频率取决于石英晶体的固有频率。
（）答案对(2分)８４２１ＢＣＤ码是唯一能表示十进制数的编码。
（）答案错(2分)数字电路中最基本的运算电路是加法器。
（）答案错(2分)某一门电路有三个输入端A.B.C；当输入A.B.C不全为“1”；输出Y为“0”。
输入A.B.C全为高电平“1”；输出Y 为“1”；此门电路是或门电路。
（）答案错(2分)若两逻辑式相等；则它们对应的对偶式也相等。
（）答案对下图ＴＴＬ电路逻辑表达式Ｆ＝Ａ。
（）答案错(2分)一个逻辑函数的全部最小项之积恒等于1。
（）答案错(4分)八进制（273）8中；它的第三位数2 的位权为______。
A. (128)10(4分)在同步计数器中；各触发器状态改变时刻（）A. 相同和逻辑式相等的是（）。
C. A(4分)用8421码表示的十进制数65；可以写成（）。
C. [01100101]BCD已知某电路的真值表如下，该电路的逻辑表达式为（）。
C.已知某电路的真值表如下；该电路的逻辑表达式为（）。
C.下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为_________。
C. 1011011(4分)一只四输入端或非门；使其输出为1的输入变量取值组合有( )种。
A. 15(4分)JK触发器要实现Q*=1时；J、K端的取值为( )。
C. J=1；K=1(4分)欲对全班43个学生以二进制代码编码表示；最少需要二进制码的位数是（）。
B. 6(4分)为了把串行输入的数据转换为并行输出的数据；可以使用（）C. 移位寄存器(4分)用555定时器构成单稳态触发器；其输出脉宽为（）。
B. 1.1RC(4分)为实现“线与”逻辑功能；应选用（）。
C. 集电极开路（OC）门(4分)十六路数据选择器的地址输入（选择控制）端有（）个。
C. 4(4分)图2所示电路中输出函数F的表达式为（）C. （A+B）·C(4分)N个触发器可以构成最大计数长度（进制数）为( )的计数器。
D. 2N图示电路为由555定时器构成的（）。
A. 施密特触发器8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出的值是（）。
C. 000(4分)将TTL与非门作非门处理；则多余输入端应作( )处理。
A.全部接高电平(2分)在时间和幅度上都断续变化的信号是数字信号；语音信号不是数字信号。
（）对(2分)逻辑函数的化简是为了使表达式简化而与硬件电路无关。
（）错(2分)二进制数1001和二进制代码1001都表示十进制数9。
（）错(2分)移位寄存器 74LS194 可串行输入并行输出；但不能串行输入串行输出。
（）错(2分)钟控RS触发器是脉冲触发方式。
（）错(2分)AB +A’C+BC = AB +A’C （）对(2分)时序电路不含有记忆功能的器件。
（）错(2分)PLA的与阵列和或阵列均可编程。
（）对(2分)关门电平UOFF是允许的最大输入高电平。
（）错(2分)时钟触发器仅当有时钟脉冲作用时；输入信号才能对触发器的状态产生影响。