数字电路综合设计
eda综合的概念
eda综合的概念
EDA综合（Electronic Design Automation synthesis）是电子设计自动化的一个重要环节，主要涉及到数字电路的综合和优化。
综合是将高级描述语言（如Verilog、VHDL等）表示的电路设计转换为具体的逻辑门级网表的过程。
在这个过程中，综合工具会根据设计约束和优化目标，将抽象的设计转化为可实现的硬件电路。
EDA综合的过程包括以下几个阶段：
1. 高级综合：将高级描述语言（如C/C++/SystemC）描述的功能转化为RTL（Register Transfer Level）级的抽象电路。
高级综合工具能够进行并行化、流水线化、资源共享等优化，以提高电路性能和效率。
2. RTL综合：将RTL级的电路描述转化为逻辑门级的电路网表。
RTL综合包括逻辑综合和寄存器传输级综合，其中逻辑综合用于将逻辑门和寄存器的组合逻辑表示为逻辑门级的网表，而寄存器传输级综合则是将寄存器和时钟相关的逻辑转化为时序逻辑网表。
3. 时序综合：根据时序约束对逻辑网表进行时序优化，以满足电路的时序要求，如时钟频率、时序延迟等。
4. 物理综合：将逻辑网表转换为物理布局，并进行布线和管脚分配，以满足电路的物理约束要求，如芯片面积、功耗、信号完整性等。
5. 验证和优化：对综合后的电路进行功能验证和时序验证，并根据验证结果进行必要的优化，以确保电路的正确性和性能。
EDA综合在电子设计中起着重要的作用，可以提高设计效率和准确性，缩短产品开发周期。
通过综合工具的优化，可以实现更高的性能、更低的功耗和更小的面积，同时也能提高电路的可靠性和可维护性。
数字电路综合设计
17
流水灯实验原理
………………………………
流水灯是一种效果灯光，它通过按固定的规律将 LED点亮或熄灭
上图给出了一种简单的流水灯状态变化示意图， 用逻辑电路控制8个LED灯，始终保持7亮1暗，在 脉冲信号CP的推动下循环流动；
将灯亮用1表示，灯灭用0表示；
a
18
18
使用八进制计数器产生74LS138地址端所需的8个 地址信号，将计数输出Q0、Q1、Q2分别接入 74LS138的A0、A1、A2，为计数器提供低频连续 脉冲CP，即可在74LS138的8个输出端获得流水灯 的连续状态输出
a
5
2. 硬件描述语言(HDL)
HDL
VHDL Verilog HDL ABEL AHDL SystemVerilog SystemC
英文全名是VHSIC (Very High
Speed Integrated Circuit) Hardware Description Language
a
6
3. 软件开发工具
Altera公司:MAX+PLUSII和QuartusII Xilinx公司：Foundation和ISE Lattice公司：ispEXPERT
a
7
4. 实验开发系统
实验开发系统提供芯片下载电路及EDA实验/开发的 外围资源，以供硬件验证用。一般包括：
① 实验或开发所需的各类基本信号发生模块，包括 时钟、脉冲、高低电平等；
开始菜单\运行中输入命令：cmd，打开dos命令窗；
在命令窗中输入： ipconfig/all，即列出本机物理地址 physiccal address；
用记事本打开本机D:\Altera目录下的License.Dat文件， 将其中的Host ID替换为本机的物理地址即完成破解。 （替换时需注意不能插入空格并去掉符号“-” ）
基于VHDL的数字电路综合设计
基于VHDL的数字电路综合设计一、引言数字电路设计是计算机科学中的一个重要领域，也是电子工程中的核心内容之一。
在数字电路设计中，经常会用到VHDL语言进行功能仿真和硬件实现，本文将介绍基于VHDL的数字电路综合设计。
二、VHDL语言简介VHDL是VHSIC硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language)的缩写，是一种描述数字系统的硬件设计语言。
VHDL支持复杂的设计和测试，并具有高度的可重用性和可扩展性，因此被广泛应用于数字电路设计。
VHDL语言包含结构体、函数、过程、运算符等元素，允许用户在设计过程中进行各种模拟和优化，支持从最基本的逻辑门直到复杂的微处理器设计。
同时，VHDL可以在不同的电脑平台上使用，并且可以与其他软件工具进行无缝集成。
三、数字电路综合设计流程数字电路综合设计是指将高级语言的描述转换为符合硬件描述语言规范的电路图。
数字电路综合设计流程如下：1.设计规范：对电路进行功能分析和描述，包括输入、输出、功能、时序等方面。
2.编写VHDL代码：根据设计规范编写VHDL代码，包括模块实例化、输入输出端口定义、内部信号定义、电路描述等。
3.逻辑综合：将VHDL代码进行逻辑综合，将代码转换为门级电路，通常采用的软件工具是DC综合器。
4.布局布线：将逻辑综合得到的门级电路进行布局布线，得到网表电路。
5.时序分析：对网表电路进行时序分析，保证电路能够在设定的时间内完成给定的操作。
6.物理综合：根据时序分析结果对网表电路进行物理综合，将电路布局在芯片上，并定义技术参数。
7.后仿真：对综合后的电路进行后仿真，验证电路设计是否符合原始设计要求。
四、综合设计工具的选择数字电路综合设计需要使用多种工具，主要涉及到硬件描述语言编写工具、逻辑综合工具、布局布线工具、笔画校验工具和后仿真工具等。
常见的综合设计工具有：1.VHDL编译器和仿真器：VHDL编译器和仿真器是支持VHDL语言的电路设计工具，可以实现VHDL语言的编写和电路仿真功能。
数字逻辑综合设计实验报告
数字逻辑综合设计实验报告本次数字逻辑综合设计实验旨在通过集成数字电路设计的各项技能，实现课程中所学的数字逻辑电路的设计和应用。
本文将从实验流程、实验过程和实验结果三个方面进行详细阐述。
一、实验流程1.确定实验内容和目的。
2.设计电路，包括逻辑门、时序电路和其他数字电路。
3.将电路图转化为器件链路图。
4.验证器件是否可以直接连接，确定器件安装方式。
5.安装器件，焊接电路板。
6.进行测试和调试，确认电路是否可以正常工作。
7.完成实验报告并提交。
二、实验过程1.确定实验内容和目的本次实验的内容是建立一个多功能的数字电路，实现数字电路的常见功能，包括计数器、时序控制器等。
本次实验的目的是通过对数字电路设计的综合应用，提高学生对数字电路设计的实践能力。
2.设计电路在确定实验内容和目的之后，我们需要对电路进行设计。
为了实现功能的复杂性，我们设计了一个包含多个逻辑门、计数器和其他数字电路的复杂电路。
3.将电路图转化为器件链路图在完成电路设计后，我们需要将电路图转化为器件链路图。
我们需要根据电路设计中使用的器件类型和数量来确定器件链路图。
在转化过程中，我们需要考虑器件之间的连接方式、信号传输、电源连接等因素。
4.验证器件是否可以直接连接，确定器件安装方式对于电路板的安装和器件之间的连接问题，我们需要进行仔细的测试和验证。
只有当所有器件都可以无误地连接到电路板上并正常工作时，我们才能确定最佳的器件安装方式。
5.安装器件，焊接电路板完成以上所有的测试和验证后，我们可以开始完成电路板的安装。
在安装过程中，我们需要仔细按照器件链路图和设计图来进行布线和连接。
最后，我们需要进行焊接，确保连接性能和电路板的可靠性。
6.进行测试和调试，确认电路是否可以正常工作完成器件安装和焊接后，我们需要进行测试和调试。
我们需要检查每个部分的性能和功能，以确保电路可以正常工作。
如果我们发现任何错误或问题，我们需要进行进一步的调试和修复。
7.完成实验报告并提交。
数字电路设计实例
数字电路综合设计案例8.1 十字路口交通管理器一、要求设计一个十字路口交通管理器，该管理器自动控制十字路口两组红、黄、绿三色交通灯，指挥各种车辆和行人安全通过。
二、技术指标1、交通管理器应能有效操纵路口两组红、黄、绿灯，使两条交叉道路上的车辆交替通行，每次通行时间按需要和实际情况设定。
2、在某条道路上有老人、孩子或者残疾人需要横穿马路时，他们可以举旗示意，执勤人员按动路口设置的开关，交通管理器接受信号，在路口的通行方向发生转换时，响应上述请求信号，让人们横穿马路，这条道上的车辆禁止通行，即管理这条道路的红灯亮。
3、横穿马路的请求结束后，管理器使道口交通恢复交替通行的正常状态。
三、设计原理和过程：本课题采用自上而下的方法进行设计。
1．确定交通管理器逻辑功能⑴、十字路口每条道路各有一组红、黄、绿灯，用以指挥车辆和行人有序地通行。
其中红灯亮表示该条道路禁止通行；黄灯亮表示停车；绿灯亮表示通行。
因此，十字路口车辆运行情况有以下几种可能：①甲道通行，乙道禁止通行；②甲道停车线以外的车辆禁止通行（必须停车），乙道仍然禁止通行，以便让甲道停车线以内的车辆安全通过；③甲道禁止通行，乙道通行；④甲道仍然不通行，乙道停车线以外的车辆必须停车，停车线以内的车辆顺利通行。
⑵、每条道路的通车时间（也可看作禁止通行时间）为30秒~2分钟，可视需要和实际情况调整，而每条道路的停车时间即黄灯亮的时间为5秒~10秒，且也可调整。
⑶、响应老人、孩子或残疾人特殊请求信号时，必须在一次通行—禁止情况完毕后，阻止要求横穿的那条马路上车辆的通行。
换句话说，使另一条道路增加若干通行时间。
设S1和S2分别为请求横穿甲道和乙道的手控开关，那么，响应S1或S2的时间必定在甲道通乙道禁止或甲道禁止乙道通两种情况结束时，且不必过黄灯的转换。
这种规定是为了简化设计。
由上述逻辑功能，画出交通管理器的示意图如图8-1所示，它的简单逻辑流程图如图8-2所示。
数电综合设计题
一、设计一个可控五进制计数器，当控制信号x=0时，电路保持原状态不变；当x=1时，电路工作在计数状态。
原始状态转换图二、设计一个串行数据检测器，当连续发生输入3个或三个以上1时，输出为1，其他状态输入情况下输出为0.01A A/0B/0B A/0C/0C A/0D/1D A/0D/1原始状态图RS触发器JK触发器T触发器D触发器S R J K T D0⟶0 0⟶1 1⟶0 1⟶101xX11xxXX11111X0 0 0 0 00111111111111111A BD C原始状态转换图1/01/01/11/10/00/00/00/0x/y输入次态/输出现态11111111111111111111000111101x x xx x x10001111011x x xx x x110001111011x x xx x x11由卡诺图写出驱动方程设计举例1、设计一个任意位串行同步奇校验器。
当串行输入的二进制数累计为奇数个1时，输出为1，否则输出为0.(1)状态图Q1Q00XQ2Q1Q00XQ2Q1Q00XQ2A B0/01/11/00/1X/Y（2）状态表0 1 0 0/0 1/1 11/10/0X0 0 1 10 1 0 10 1 1 00 x 1 xx 0 x 10 1 1 0(4)逻辑图JQQKSETCLRXCP2、 试用jk 触发器设计一个两位二进制可逆计数器，当输入控制信号x=0时，计数器按加法计数，当输入x=1时，按减法计数。
输出y=1表示有进位或借位。
1、 状态转换图Y输 入次态/输出 现态2、激励表X Y111111111111111111111XX1XXXX1X1x1X1X1X1xX1X1X1X1113、由卡诺图做出各触发器输入端和电路输出端卡诺图。
000111101x x1x x00011110x x1x x1000111101x x11x x10001111000 0111 100/00/00/00/11/01/01/01/1X/YQ1Q000XQ1Q000XQ1Q000XQ1Q000Xx 1 1 x 1 x 1 1 x00 01 11 10 1 1由驱动方程画逻辑图JQQKSETCLRJQQKSETCLR&00&0000>=11=11组合逻辑电路的设计1、 某产品有A 、B 、C 、D 四项质量指标。
数字电路的综合设计方法
数字电路的综合设计方法数字电路是现代电子学的基础，它广泛应用于计算机、通信、自动化等领域。
在数字电路的设计中，综合设计方法是非常重要的一环。
本文将介绍数字电路的综合设计方法，包括设计流程、功能分析、逻辑设计等内容。
数字电路的综合设计流程数字电路的综合设计流程包括：需求分析、功能分析、逻辑设计、综合与仿真、自动布局布线、后仿真与验证等步骤。
详细流程如下：1. 需求分析：根据客户或用户的需求进行需求分析，明确设计目标和指标，确定实现技术和限制条件。
2. 功能分析：将设计目标进行分解，分析系统的总体功能和各模块功能，形成模块之间的框图，确定模块之间的输入与输出关系。
3. 逻辑设计：根据功能分析，将系统拆分为各个逻辑模块，将各个模块的输入和输出定义好，设计时要考虑硬件资源的使用情况，如时钟频率、存储器容量、器件速度等。
4. 综合与仿真：将各个逻辑模块进行综合，生成相应的逻辑网表，然后进行仿真，检验设计的正确性。
5. 自动布局布线：通过信号传输和时序分析，实现自动布局和布线，对于复杂的电路，需要进行时序约束的设置，以保证时序正确性。
6. 后仿真与验证：对设计的电路进行后仿真和验证，对设计的可行性进行评估，对设计过程进行总结，并进行修改和优化。
数字电路的功能分析数字电路的功能分析是将大的系统分解成各个独立的逻辑模块，通过确定各个模块的输入和输出关系，指导逻辑设计的过程。
功能分析的核心是逻辑模块的定义和划分。
逻辑模块是电路构建的基本单元，是指执行某种特定功能的电路块。
在功能分析时，需要将大的系统划分为多个逻辑模块，并定义各个模块的输入和输出，这样才能明确电路中各个模块之间的联系与协作。
在功能分析过程中，需要考虑的关键因素包括：性能指标、输入输出接口、逻辑模块的功能、数据流图等。
通过对这些因素的分析和设计，实现逻辑电路的正确实现和功能的有效性。
数字电路的逻辑设计数字电路的逻辑设计是将电路模块分解成各个逻辑门和触发器等基本单元，通过对基本单元的连接组合，实现所需电路功能的设计。
最新电路综合设计实验_设计实验3_实验报告
最新电路综合设计实验_设计实验3_实验报告实验目的：1. 掌握电路综合设计的基本方法和步骤。
2. 熟悉电路仿真软件的使用，提高电路设计能力。
3. 分析和解决电路设计中遇到的问题，提高问题解决能力。
实验原理：本次实验主要围绕数字电路和模拟电路的设计与仿真。
数字电路部分将设计一个简单的组合逻辑电路，模拟电路部分则设计一个基本的放大电路。
通过电路仿真软件，如Multisim或Proteus，对设计的电路进行仿真测试，验证电路设计的正确性和功能实现。
实验设备与材料：1. 计算机一台，安装有电路仿真软件。
2. 电路设计原理图。
3. 必要的电路元件库。
实验步骤：1. 设计数字电路部分：根据设计要求，绘制组合逻辑电路的原理图，包括但不限于加法器、译码器等。
2. 设计模拟电路部分：绘制基本的放大电路原理图，包括运算放大器、电阻、电容等元件。
3. 将设计好的电路导入仿真软件中，进行电路仿真。
4. 调整电路参数，观察电路的输入输出波形，确保电路按照设计要求正常工作。
5. 记录仿真结果，并对结果进行分析，提出可能的改进措施。
实验结果与分析：1. 数字电路部分：展示设计的组合逻辑电路的仿真波形图，并分析其功能是否符合设计要求。
2. 模拟电路部分：展示放大电路的输入输出波形，分析放大倍数、频率响应等参数是否达到预期目标。
3. 根据实验结果，讨论电路设计中遇到的问题及其解决方案。
实验结论：总结本次电路综合设计实验的主要收获，包括电路设计的方法、仿真软件的使用技巧、问题分析与解决能力的提升等。
同时，指出实验中存在的不足和未来的改进方向。
注意事项：1. 在电路设计过程中，注意元件参数的选择，避免设计错误。
2. 在仿真测试中，应仔细观察波形图，确保电路工作稳定。
3. 实验报告中应详细记录实验过程和结果，便于他人理解和复现实验。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
英文全名是VHSIC (Very High
Speed Integrated Circuit) Hardware Description Language
.
3. 软件开发工具
Altera公司:MAX+PLUSII和QuartusII Xilinx公司：Foundation和ISE Lattice公司：ispEXPERT
.
1.2 EDA技术的主要内容
1. 大规模可编程逻辑器件 FPGA: Field Programmable Gate Array CPLD: Complex Programmable Logic Device
SOC: System On Chip
.
2. 硬件描述语言(HDL)
HDL
VHDL Verilog HDL ABEL AHDL SystemVerilog SystemC
.
设置完毕后单击“Next”
基于已有项目创建工程 （一般 不使用）
26
2、为创建的工程添加设计文件
添加用户的设计文件
- 选中待添加的文件后点击 “Add”，若暂无文件， 直接点击“Next”
设置完毕后单击“Next”
.
27
3、器件选择
选择FPGA器件所 属系列
选择FPGA器件型号
设置完毕后单击“Next”
.
调用LPM宏功能模块方法介绍(以计数器为例)
在原理图编辑模式下，双击鼠标左键，在弹出的库文件中打开megafunctions文 件夹，选择需要的LPM宏模块，设置参数后即可放置在原理图中。
.
.
.
.
.
.
.
.
.
3、VHDL程序设计文件创建方法
VHDL文件
.
保存文件名与实 体名一致
52
2020/5/7
调用元件库中LPM计数器，用VHDL实现3-8 译码器完成的8位流水灯：
.
四、全程编译
完成输入设计后，进行全程编译，步骤如下：
选择菜单Processing>Start Compilation， 或者单击 按钮，即启 动了完全编译
54
关于全程编译
启动全程编译：
选择Processing/Start Compilation,自动完成分析、 排错、综合、适配、汇编及时序分析的全过程。
.
利用EDA技术进行电子系统的设计，具有以下几个特点：
① 用软件的方式设计硬件； ② 用软件方式设计的系统到硬件系统的转换是由有关
的开发软件自动完成的； ③ 设计过程中可用有关软件进行各种仿真； ④ 系统可现场编程，在线升级； ⑤ 整个系统可集成在一个芯片上，体积小、功耗低、
可靠性高。 因此，EDA技术是现代电子设计的发展趋势。
32
2、原理图设计文件创建方法
(1) 上图中，选择Block Diagram/Schematic File，点击 ok后即得如下界面：
绘图辅助工具 原理图编辑区
.
33
(2) 打开元件库，调用内置元件及端口
在绘图区双击鼠标左键，即弹出添加元件的窗口
这里可查看 库中所有的 元件或端口
在此输入已 知的元件名， 可以快速地 调出元件或 信号端口并 预览
.
4. 实验开发系统
实验开发系统提供芯片下载电路及EDA实验/开发的 外围资源，以供硬件验证用。一般包括：
① 实验或开发所需的各类基本信号发生模块，包括 时钟、脉冲、高低电平等；
② FPGA/CPLD输出信息显示模块，包括数码显示、 发光管显示、声响指示等；
③FPGA/CPLD目标芯片和编程下载电路。
.
5. 设计过程中的有关仿真
行为仿真：将VHDL设计源程序直接送到VHDL仿真器中 所进行的仿真。该仿真只是根据VHDL的语义进行的， 与具体电路没有关系。 功能仿真：将综合后的VHDL网表文件再送到VHDL仿真 器中所进行的仿真。 时序仿真：将布线器/适配器所产生的VHDL网表文件送 到VHDL仿真器中所进行的仿真。
编译过程中，错误信息通过下方的信息栏指示（红 色字体）。
双击错误信息，可以定位到错误所在处，改正后再 次进行编译直至排除所有错误；
编译成功后，会弹出编译报告，显示相关编译信息。
.
20
若注册请求界 面还未消失
请按左图选择 在下图中重设
文件指向路径
.
2、Quartus II 13.1主界面操作环境
1、Project Navigator（工程管理器）
4、工作区域
2、Status window（状态窗口）
3、Message window（信息窗口栏
.
6. 硬件测试
所谓硬件测试，就是FPGA或CPLD直接用于应 用系统的设计中，将下载文件下载到FPGA后，对 系统的设计进行的功能检测的过程。
硬件测试的目的，是为了在真实的环境中检 验VHDL设计的运行情况。
.
2、 QuartusII的使用方法（以8 位流水灯的设计，仿真与实现为例）
.
流水灯实验原理
理设计文件，必须为此工程创建一个放置与此 工程相关的所有设计文件的文件夹； 此文件夹名不宜用中文，也最好不要用数字， 应放到磁盘上容易找到的地方，不要放在软件 的安装目录中； 建立完工程文件夹后再进行后续操作……
.
25
1、工程创建向导
文件菜单
选择文件的存放路径 工程文件名，建立在用户 自己的目录下，不要使用 软件的安装目录或系统目 录 顶层实体名，一般和工程 名相同
实验开发板所使用的器件为ALtera公司Cyclone IV E系列 （Family）的EP4CE15E22C8（. Avaliable devices）
28
4、EDA 工具设置
选择第三方EDA仿真 工具（ModelSimAltera）
设置完毕后单击“Next”
.
29
5、完成!
工程创建完毕，在工程管理器界 面出现所选用的器件系列、器件 名及工程文件名；
………………………………
流水灯是一种效果灯光，它通过按固定的规律将 LED点亮或熄灭
上图给出了一种简单的流水灯状态变化示意图， 用逻辑电路控制8个LED灯，始终保持7亮1暗， 在脉冲信号CP的推动下循环流动；
将灯亮用1表示，灯灭用0表示； . 18
使用八进制计数器产生74LS138地址端所需的8个 地址信号，将计数输出Q0、Q1、Q2分别接入 74LS138的A0、A1、A2，为计数器提供低频连续 脉冲CP，即可在74LS138的8个输出端获得流水灯 的连续状态输出
开始菜单\运行中输入命令：cmd，打开dos命令窗； 在命令窗中输入： ipconfig/all，即列出本机物理地址
physiccal address； 用记事本打开本机D:\Altera目录下的License.Dat文件，
将其中的Host ID替换为本机的物理地址即完成破解。 （替换时需注意不能插入空格并去掉符号“-” ） 保存文件并关闭，重启Quartus，注册许可界面已消失。
.
设置置顶，并编译当前的VHDL文件
启动全程编译
在图示位置菜单中选择“Set as Top-Level Entity”
若出现报错，根据提 示，排查错误
创建用户自己的元件符号
在图示位置菜单中选择 “Creat Symbol File for
Current File”
将自己的设计描述生成元件 符号，供原理图方式调用 （自己设计的元件在元件库 的project文件夹内）
.
3. 目标器件的布线/适配
所谓逻辑适配，就是将由综合器产生的 网表文件针对某一具体的目标器进行逻辑映射 操作，其中包括底层器件配置、逻辑分割、逻 辑优化、布线与操作等，配置于指定的目标器 件中，产生最终的下载文件。
.
4. 目标器件的编程/下载
如果编译、综合、布线/适配和行为仿真、 功能仿真、时序仿真等过程都没有发现问题， 即满足原设计的要求，则可以将由布线/适配 器产生的配置/下载文件通过编程器或下载电 缆载入目标芯片FPGA或CPLD中。
测试电路 硬件测试
编程器/下载电缆
.
编程、下载
功能仿真 门级
时序仿真 仿真器
1、 设计输入
➢图形输入
原理图输入 状态图输入 波形图输入
➢硬件描述语言文本输入
.
2. 逻辑综合 所谓逻辑综合，就是将电路的高级语
言描述(如HDL、原理图或状态图形的描述) 转换成低级的，可与FPGA/CPLD或构成ASIC 的门阵列基本结构相映射的网表文件。
单击“Finish”，完成工程创建
.
30
综上所述，创建工程时的几个步骤如下：
（1）指定工程所在的工作库文件夹、工程名及设 计实体名；
（2）将设计文件加入工程中，若无设计文件直接 跳过；
（3）选择目标芯片（开发板上的芯片类型）；
（4）选择仿真工具类型；
（5）完成创建。
工程建立后，若需要新增设计文件，可以通
第四次：课程设计课题的检查及提问答辩。课程完成后提 交课程设计总报告。
最后成绩评定：考勤+平时实验情况+课程设计报告+最后
检查及答辩。
.
1、EDA介绍
1.1 电子设计自动化技术及其发展
EDA：Electronic Design Automation
EDA 技术是在电子CAD技术基础上发展起 来的计算机软件系统，是指以计算机为工作平台， 融合了应用电子技术、计算机技术、信息处理及 智能化技术的最新成果，进行电子产品的自动设 计。主要能辅助进行三方面的设计工作：IC设计， 电子电路设计以及PCB设计。
Q0 A0
CP
8进制 Q1 A1 3-8线
计数器 Q2 A2 译码器