计算机组成原理 形考任务5答案
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（ 通用寄存器 ）。
“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及微操作信号序列如下：“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（ IR ）； (2)保存当前正在执行的指令地址的寄存器是（ AR ）(3)算术逻辑运算结果通常放在（ DR ）和（ 通用寄存器 ）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl ，(R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及微操作信号序列如下：3．参见图5.15的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将(R3)为地址主存单元的内容取至寄存器R2中，标出各微操作控制信号序列。
解：LAD R3, (R0)的指令流程图及为操作信号序列如下：4．假设主脉冲源频率为10MHz ，要求产生5个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个CPU 周期中要产生3个节拍脉冲；T l ＝200ns ，T 2=400ns ，T 3=200ns ，试画出时序产生器逻辑图。
解：取节拍脉冲T l 、T 2、T 3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为200ns ，即，其频率为5MHz.；由于要输出3个节拍脉冲信号，而T 3的宽度为2个时钟周期，也就是一个节拍电位的时间是4个时钟周期，所以除了C 4外，还需要3个触发器——C l 、C 2、C 3；并令211C C T *=；321C C T *=；313C C T =，由此可画出逻辑电路图如下：6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：80条指令，平均每条指令由4条微指令组成，其中有一条公用微指令，所以总微指令条数为80? (4-1)+1=241条微指令，每条微指令32位，所以控存容量为：241?32位7．某ALU 器件是用模式控制码M S 3 S 2 S 1 C 来控制执行不同的算术运算和逻辑操作。
计算机组成原理第五章答案
计算机组成原理第五章答案1. 概述本文档为计算机组成原理第五章的答案总结，主要涵盖了第五章的核心概念和问题解答。
本章主要讨论了计算机的存储器层次结构和存储管理的相关内容。
2. 存储器层次结构存储器层次结构指的是一系列不同速度、容量和成本的存储设备，按照存储访问时间的大小排列成一种层次结构。
通常由以下几个层次组成：1.高速缓存（Cache）：位于CPU内部，容量较小但速度非常快，用来暂时存放从内存中读取的指令和数据。
2.主存储器（Main Memory）：位于CPU外部，容量较大但速度相对较慢，用来存放程序运行时需要的指令和数据。
3.辅助存储器（Auxiliary Storage）：位于计算机外部，包括硬盘、磁带等设备，容量较大但速度较慢，用来长期存储大量的数据和程序。
4.寄存器（Register）：位于CPU内部，容量非常小但速度非常快，用来存储CPU正在执行的指令和数据。
存储器层次结构的设计原则是利用成本较低的存储器来提供更大的容量，同时保证需要最频繁访问的数据能够在速度最快的存储器中找到。
3. 存储管理存储管理是指对计算机中的存储器进行组织和管理的过程，主要包括内存分配、地址映射和存储保护等方面。
3.1 内存分配内存分配是指将程序运行所需的内存空间分配给程序的过程。
常用的内存分配方式包括静态分配和动态分配。
•静态分配：在程序编译或装载时确定程序所需的内存空间大小，并为其分配相应的内存空间。
静态分配的优点是效率高，但缺点是浪费内存资源，不能适应较大程序的需求。
•动态分配：在程序运行时根据需要动态的分配和释放内存空间。
常见的动态分配方式有堆和栈两种方式。
堆分配是通过一些内存管理函数来进行的，栈分配则是通过操作系统提供的栈实现的。
动态分配的优点是灵活性高，适应性强，但容易产生内存泄漏等问题。
3.2 地址映射地址映射是指将程序中的逻辑地址（虚拟地址）转换成物理地址的过程。
常见的地址映射方式有两级映射和页式映射。
计算机组成原理第五章答案
第5章习题参考答案1．请在括号内填入适当答案。
在CPU中：(1)保存当前正在执行的指令的寄存器是（IR ）；(2)保存当前正在执行的指令地址的寄存器是（AR ）(3)算术逻辑运算结果通常放在（DR ）和（通用寄存器）。
2．参见图5.15的数据通路。
画出存数指令“STO Rl图，其含义是将寄存器Rl的内容传送至(R2)作信号序列。
STO R1, (R2)，R0”的指令周期流程图，中，标出各微操作控制信LAD (R3), R05．如果在一个解：取节拍脉冲；由于要输出3个节拍脉冲信号，而T4个C2、C3；并令6．假设某机器有其中有一条取指32位，所以控存容量M S3 S2 S1 C来控制执行不同的算术运算和逻辑y为二进制变量，φ为0或l任选。
试以指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数M，S3，S2，S l解：由表可列如下逻辑方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Fy8．某机有8条微指令I1—I8，每条微指令所包含的微命令控制信号如下表所示。
a—j分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段仅限为e f h d i jf h i bg j9．微地址转移逻辑表达式如下：μA8 = P1·IR6·T4μA7 = P1·IR5·T4μA6 = P2·C·T4其中μA8—μA6为微地址寄存器相应位，P1和P2为判别标志，C为进位标志，IR5和IR6为指令寄存器的相应位，T4为时钟周期信号。
说明上述逻辑表达式的含义，画出微地址转移逻辑图。
解：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR0·T4+P2·C·T4用触发器强置端(低有效)修改，前5个表达式用“与非”门实现，最后1个用“与或非”门实现μA2、μA1、μA0触发器的微地址转移逻辑图如下：（其他略）ALU，移位器，主存M，主存数据寄存器MDR，主，指令寄存器IR，通用寄存器R0 R3，暂存器C和D。
国开电大计算机组成原理形考任务5参考答案
国开电大计算机组成原理形考任务5参考答案题目1.下列部件（设备）中，存取速度最快的是______。
A.光盘存储器B。
CPU的寄存器C.软盘存储器D.硬盘存储器答案】：CPU的寄存器题目2.某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为______。
A。
23B。
25C。
50D。
20答案】：20题目3.在主存和CPU之间增加Cache的目的是______。
A.扩大主存的容量B.增加CPU中通用寄存器的数量C.解决CPU和主存之间的速度匹配D.代替CPU中的寄存器工作答案】：解决CPU和主存之间的速度匹配题目4.RAM芯片串联的目的是，并联的目的是A.增长存储器字长，提高存储器速率B.增长存储单元数目，增长存储器字长C.提高存储器速率，增长存储单元数目D.降低存储器的平均价格，增加存储器字长答案】：增长存储单元数目，增长存储器字长题目5.和辅助存储器相比，主存储器的特性是。
A.容量小，速率快，成本高B.容量小，速度快，成本低C.容量小，速度慢，成本高D.容量大，速率快，成本高答案】：容量小，速率快，成本高题目6.采用虚拟存储器的目的是为了。
A.给用户提供比主存容量大得多的物理编程空间B.给用户提供比主存容量大得多的逻辑编程空间C.提高主存的速度D.扩大辅存的存取空间答案】：给用户提供比主存容量大得多的逻辑编程空间题目7.停电后存储的信息将会丧失。
A.静态存储器B.静态存储器C.高速缓冲存储器D.只读存储器答案】：静态存储器；动态存储器；高速缓冲存储器题目8.对主存储器的基本操作包括_______。
A.读出信息B.写入信息C.清除信息D.转移信息。
2020年国家开放大学《计算机组成原理》形考任务（1-6）试题答案解析
2020年国家开放大学《计算机组成原理》形考任务（1-6）试题答案解析国家开放大学最新《计算机组成原理》形考任务（1-6）试题答案解析形考任务 1（红色标注选项为正确答案，请用 Ctrl+F 查找答案）一、单项选择题（每小题6分，共36分）题目1正确获得6.00分中的6.00分未标记标记题目题干下列数中最小的数是。
选择一项：A. （1010011）2B. （42）8C. （10011000）BCDD. （5A）16题目2正确获得6.00分中的6.00分未标记标记题目题干某计算机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为_____，最小负小数为_____。
选择一项：A.B.C.D.题目3正确获得6.00分中的6.00分未标记标记题目题干两个补码数相加，在符号位相同时有可能产生溢出，符号位不同时。
选择一项：A. 会产生溢出B. 也有可能产生溢出C. 不一定会产生溢出D. 一定不会产生溢出题目4正确获得6.00分中的6.00分未标记标记题目题干已知[X]原=010100，[X]反= 。
选择一项：A. 010100B. 001011C. 101011D. 101100正确获得6.00分中的6.00分未标记标记题目题干已知[X]原=110100，[X]补= 。
选择一项：A. 110100B. 001011C. 101011D. 101100题目6正确获得6.00分中的6.00分未标记标记题目题干已知[X]原=110100，[X]移= 。
选择一项：A. 101100B. 001100C. 101011D. 011011未标记标记题目信息文本二、多项选择题（每小题9分，共36分）题目7正确获得9.00分中的9.00分未标记标记题目机器数中，零的表示形式不唯一的是_____。
选择一项或多项：A. 原码B. 补码C. 移码D. 反码题目8正确获得9.00分中的9.00分未标记标记题目题干ASCII编码_____。
计算机组成原理习题答案第五章
对阶之后，尾数相加和相减。
相加：１１．０１１１１０
＋１１．１００００１
１０．１１１１１１
需右规一次，［X＋Y］浮＝０１１０；１．０１１１１１
所以X＋Y＝２１１０×（－０．１００００１）
相减：１１．０１１１１０
＋００．０１１１１１
１１．１１１１０１
需左规４次，［X－Y］浮＝０００１；１．０１００００
④
１５
１６
１７
１８
１９１１０００
１１００１
１１０１０
１１０１１
１１１００１０１０１
１０１１０
１０１１１
１１０００
１１００１
若A≥５，B≥５，
则＋３校正
①和在０～４范围内，不用校正，结果正确。
②和在６～９范围内，当A＜５，B＜５，需＋３校正，而当A＜５，B≥５或A≥５，B＜５
时，不需校正。故校正函数为：
１/４X补＝１．１１１１００１，［４X］补＝１．００１１０００
（４）１．００００１１１
１/４X补＝１．１１００００１，［４X］补＝１．００１１１００
5．证明在全加器里，进位传递函数P＝A i＋Bi＝Ai⊕Bi。
解：并行加法器中的每一个全加器都有一个从低位送来的进位和一个传送给较高位
的进位。进位表达式为
相加：００．０１０１１０
＋１１ ．０１１０００
１１．１０１１１０
需左规一次，［X＋Y］浮＝１０１１；１．０１１１００
所以X＋Y＝２－１０１×（－０．１００１００）
相减：００．０１０１１０
＋００．１０１０００
００．１１１１１０
所以X－Y＝２－１００×０．１１１１１０
（３）X＝２－０１１×０．１０１１００，Y＝２－００１×（－０．１１１１００）
计算机组成原理第5章习题参考答案
第5 章习题参考答案第5 章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（IR）；(2)保存当前正在执行的指令地址的寄存器是（AR）(3)算术逻辑运算结果通常放在（DR）和（通用寄存器）。
2．参见图 5.15 的数据通路。
画出存数指令“ STO Rl， (R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下：STO R1, (R2)(PC)→ARPC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R2) → AR R2O , G, AR i(R1) → DR R1O , G, DR i(DR) → M R/W=W~3．参见图 5.15 的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将 (R3)为地址主存单元的内容取至寄存器 R2 中，标出各微操作控制信号序列。
解：LAD R3, (R0) 的指令流程图及为操作信号序列如下：LAD (R3), R0(PC)→ AR PC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R3) → AR R3O , G, AR i(M) → DR R/W=R(DR) → R0DR O , G, R0i~4．假设主脉冲源频率为 10MHz，要求产生 5 个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个 CPU 周期中要产生 3 个节拍脉冲；T l＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。
解：取节拍脉冲 T l、 T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为 200ns，即，其频率为 5MHz. ；由于要输出 3 个节拍脉冲信号，而 T3的宽度为 2 个时钟周期，也就是一个节拍电位的时间是 4 个时钟周期，所以除了 C4外，还需要 3 个触发器—— C l、C2、C3；并令T1C 1C2；T1C 2C3；T3C1 C 3，由此可画出逻辑电路图如下：6．假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所有指令公用的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
对主存储器的基本操作包括_______。A.读出信息B.写入信息
判断题
题目9
存储芯片中包括存储体、读写电路、地址译码电路和控制电路。( )对
题目10
使用高速缓存是为了提高主存的容量。( )对
题目11
使用高速缓存是为了提高主存的容量。( )错
题目12
在Cache的地址映像中，全相联映像是指主存中的任意一字块均可映像到Cache内任意一字块位置的一种映像方式。( )对
题目4
RAM芯片串联的目的是，并联的目的是B.增加存存储器相比，主存储器的特点是。A.容量小，速度快，成本高
题目6
采用虚拟存储器的目的是为了。B.给用户提供比主存容量大得多的逻辑编程空间
多选题
题目7
停电后存储的信息将会丢失。A.静态存储器B.动态存储器C.高速缓冲存储器
计算机组成原理形考任务5参考答案
单选题
题目1
下列部件（设备）中，存取速度最快的是______。B. CPU的寄存器
题目2
某SRAM芯片，其容量为1K×8位，加上电源端和接地端，该芯片引出线的最少数目应为______。D. 20
题目3
在主存和CPU之间增加Cache的目的是______。C.解决CPU和主存之间的速度匹配