《数字电子技术》学习情境4任务一 同步计数器电路的制作
计数器电路原理
计数器电路原理
计数器电路是一种数字电子电路，主要用于实现对输入信号的计数功能。
它可以将输入的脉冲信号转换为相应的计数值，并根据不同的计数模式进行累加或累减操作。
计数器电路通常由一系列触发器和逻辑门组成。
触发器是一种存储元件，能够在时钟信号的控制下从输入端接收和存储信息，并在时钟信号的变化时输出存储的信息。
逻辑门用于对触发器的输出进行逻辑运算，实现计数器的不同计数模式。
计数器电路可以实现二进制计数、十进制计数、BCD编码等
不同的计数方式。
其中最简单的是二进制计数器，通过触发器的级联和递归反馈实现二进制计数功能。
每个触发器的输出作为下一个触发器的时钟输入信号，当触发器的输出达到一个特定的计数值时，会产生一个滞后的输出信号，从而触发下一个触发器的计数操作。
例如，一个4位二进制计数器由四个触发器组成，分别代表四个二进制位。
当一个触发器的输出达到1时，就会触发下一个触发器的计数操作，即将下一个触发器的状态翻转。
这样，经过多个时钟周期后，所有触发器的状态依次变化，从0000到1111，完成了16次计数。
除了简单的二进制计数器，计数器电路还可以实现其他更复杂的功能。
例如，可以通过使用逻辑门对触发器的输出进行逻辑运算，实现只计数某个特定条件下的脉冲信号。
还可以通过设置特定的控制信号，使计数器在达到一定数值时重新开始计数，
实现循环计数的功能。
总之，计数器电路是一种常见的数字电子电路，能够将输入的脉冲信号转换为相应的计数值，并根据不同的计数模式进行累加或累减操作。
它在数字电路、计算机等领域中有着广泛的应用。
数字电子技术基础 时序逻辑电路 时序逻辑电路的设计方法PPT学习教案
J3 Q2Q1Q0
J
2
Q1Q0
J1 Q0
J
0
Q3Q2
K3 Q2 K2 Q3Q1Q0 K1 Q0 K0 1
第6页/共34页
由驱动方程可画出十三进制计数器的逻辑电路，如图5.4.2所 示
CP
FF0
FF1
FF2
Q2 FF3
1J Q C1
Q0 1J
Q1 Q
C1
＆ 1J Q C1
10/00 01/00
AB/XY S2
00/00
注：由于实际中不可能同时投入一枚一元硬币和五角硬币，故 AB＝11的情况不出现，做约束项处理。
第13页/共34页
设S0、S1和S2分别用00、01和10表示，则取触发器的位数为M＝3
则电路的次态/输出的卡诺 图为
AB
Q1n Q0n
00
00
00/00
01 11 10
1
S2 0 0 1 0 0
2
S3 0 0 1 1 0
3
S4 0 1 0 0 0
4
S5 0 1 0 1 0
5
S6 0 1 1 0 0
6
S7 0 1 1 1 0
7
S8 1 0 0 0 0
8
S9 1 0 0 1 0
9
S10 1 0 1 0 0
10
S11 1 0 1 1 0
11
S12 1 1 0 0 1
12
11 × × × × 10 0 0 × 0
Q0n1
11 × × × × 10 0 1 × 1
Y
11 × × × × 10 0 0 × 1
Z
第14页/共34页
计数器与时序电路的设计与应用
计数器与时序电路的设计与应用计数器与时序电路是数字电子技术中的重要组成部分，它们在各种电子设备和系统中都扮演着关键的角色。
本文将探讨计数器与时序电路的基本概念、设计方法以及应用领域。
一、计数器的基本概念计数器是一种能够在特定条件下实现对计数信号进行计数的电子电路。
它通常由触发器和逻辑门组成，根据输入信号和触发器状态的变化进行计数。
1.1 触发器在计数器中，触发器是最基本的组件之一。
触发器是一种能够存储一位二进制数值的电子开关。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。
通过适当的时钟信号和输入信号，触发器能够切换状态并实现数据的存储和传输。
1.2 计数器类型常见的计数器类型包括二进制计数器、十进制计数器、预置计数器和环形计数器等。
二进制计数器能够按照二进制码进行计数，而十进制计数器能够模拟十进制计数。
预置计数器可以预先设定计数的起始值，而环形计数器能够在达到最大计数值后重新计数。
二、时序电路的基本概念时序电路是一种能够根据特定的时序规则产生或改变输出信号的电子电路。
它由时钟信号、触发器和逻辑门等组成，能够根据时钟的变化来控制和同步各种操作。
2.1 时钟信号时钟信号是时序电路中的基准信号，它以恒定的频率和占空比驱动触发器的状态转换，从而实现时序电路的功能。
常见的时钟信号是方波信号，具有周期性和稳定性。
2.2 触发器与逻辑门时序电路中的触发器和逻辑门与计数器中的相同，可以通过适当的时钟信号和输入信号来实现状态转换和数据的传输与处理。
触发器和逻辑门的组合能够实现复杂的计算和控制功能。
三、计数器与时序电路的设计方法在进行计数器与时序电路的设计时，需要根据具体的需求和功能要求采取不同的设计方法。
设计的基本步骤包括确定计数器类型、选择触发器和逻辑门的类型，以及确定时钟信号的频率和占空比等。
3.1 计数器类型的选择根据具体的计数要求和应用场景，选择合适的计数器类型非常重要。
二进制计数器适用于需要按照二进制码计数的场景，而十进制计数器则适用于需要模拟十进制计数的场景。
计数器的原理图绘制与设计
任务分解
1
编辑元件
2
绘制复杂电路图
任务一 编辑元件
一、新建元件库 二、编辑元件
在原理图编辑前，常常要加载一些元件库， protel自带的元件库内尽管元件已经很齐全，但是在 实际设计过程中也往往会出现一些找不到元件或找到 的元件不理想的情况，比如某些很特殊的元件或新开 发出来的元件元件库内就找不到，或者元件符号尺寸 偏大，引脚过长，占用图纸面积多，不符合用户心意， 或者一些元件符号和GB4728—85标准不一致，需要修 改等等。这些情况下，就需要用户自己创建元件库并 进行元件编辑。一般情况下，用户不要去擅自修改程
模式列表窗内有三种模式可选，Normal、De-Morgan和IEEE，如 图3-6中的SN74LS00三种模式下都有图，很多元件只有Normal下才有 图。原理图绘制中取元件时默认的是Normal模式，如果需要显示其他 模式，必须双击打开其属性对话框。在“Graphical Attrs”选项卡内的 Mode下拉箭头中选择其他模式，如图3-9所示。
一、新建元件库
单 击 “ Description” 按 钮 ， 弹 出 如 图 3-8 所 示 “ Component Text Fields”(元件参数文本)对话框。其中 “Designator”标签中是常用的设 置，如Default是缺省序号，如芯片缺省序号是U?，电阻是R?，电容是 C?，只有在此处设置了合适的缺省序号，原理图里取用该元件的时候 就会自动跟上该序号。“Footprint”后面可以填写元件的封装形式。 “description”是元件描述栏，一般描述了元件的功能等基本特性。
首先进入原理图编辑环境，加载TI Databooks.ddb。然后在元件 库列表中找出TI TTL Logic(Commercial).lib，找出SN74LS00元件， 如图3-5，然后单击“Edit”按钮，即打开如图3-6所示的元件编辑环 境。
同步计数器设计
2.选择触发器类型，求驱动方程和输出方程。 2.选择触发器类型，求驱动方程和输出方程。 选择触发器类型 触发器类型： 触发器类型：D 个数： 个数：2
4
2.选择触发器类型，求驱动方程和输出方程。 2.选择触发器类型，求驱动方程和输出方程。 选择触发器类型 状态转换表 输入 X 0 0 0 1 1 1 1 现态 Q1n Q0n 0 0 0 1 1 0 0 0 0 1 1 0 1 1
D0 = Q1 Q 0 + Q 0 X
6
Z 2 = Q1Q1 Q 0 + Q 0 X
D1 = Q1Q0 + Q1 Q0 X
Z 1 = Q1 Q 0 X
Z 2 = Q1Q0 X
7
设计举例
全状态转换表 4. 画全状态图 次 态 驱动信号 输出 输入 现态 X/Z1Z2 X Q1n Q0n Q1n+1Q0n+1 D1 D0 Z1 Z2 0 1 0 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 ☓/00 1 0 0 0 0 0 1 0 0 00 01 1 0 0 0 1 0 1 0 0 0/10 ☓/00 1 0 1 1 0 1 0 0 0 1/01 0/00 1 1 0 1 1 1 1 0 0 11 10 1 1 1 0 0 0 0 0 1 1/00 0 1 1 0 0 0 0 0 0 电路是一个能自启动且满足带进位输出端、模可变的计数器。 电路是一个能自启动且满足带进位输出端、模可变的计数器。
8
设计举例
仿真波形： 仿真波形：
X 1
0 2 0
X＝0，三进制加法计数器 ＝1，四进制加法计数器 ＝ ， X＝ ，
9
10
Q1 Q0 X 00
0 0 1 0
同步计数器的设计实验报告
同步计数器的设计实验报告同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配①确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。
②通过修改逻辑设计加以解决。
⑺设计步骤简图图3 设计步骤简图2、按实验内容设计逻辑电路画出逻辑图。
设计思路详情见第六部分。
电路图如下：四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：Qn1JQnKQn⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
《数字电子技术》课程标准
《数字电子技术》课程标准数字电子技术课程标准课程系:电子工程系。
:B0801006课程负责人:刘晓阳准备日期:3月24日，XXXX济南职业学院数字电子技术课程标准课程名称:数字电子技术应用专业:应用电子技术、电气自动化技术1。
前言1.1课程性质本课程是三年制高职教育应用电子专业的一门专业基础课。
通过本课程的学习，学生可以掌握数字电路的相关理论，使学生具备高职应用型人才必备的常用数字集成电路的应用能力，掌握常用仪器仪表的使用，熟悉简单电子产品的总体设计过程，数字集成电路的制造和调试，培养学生独立分析和解决问题的能力，培养学生的创新能力。
本课程的预备课程:电路和模拟电子技术本课程的以下课程:单片机应用系统开发、PLC技术1.2课程设计理念本课程标准的基本理念是利用项目课程突出专业课程的实用性、针对性和实用性，努力实现课程功能定位与人才培养目标定位的一致性。
以强化应用为重点，强化以就业为导向、以能力为基础的实践教学环节，注重学生综合职业素质的提高。
课程内容的选择应紧紧围绕完成工作任务的需要，改变传统学科体系中理论“难、复杂、旧、偏”的局面，增加与就业岗位直接相关的新知识、新技术、新技术。
以“工作项目”为主线，将学科体系标准改为职业能力标准，将书本知识教学改为技能训练，并结合职业资格鉴定，培养学生的实践能力。
专业课程的内容应与专业岗位(组)的工作任务和工作流程相一致，实现专业教育与职业资格证书的一体化。
1.3课程设计理念1.根据“以能力为基础、以专业实践为主线、以项目课程为主体的模块化专业课程体系”的总体设计要求，本课程旨在形成灵活运用常用数字集成电路实现逻辑功能的能力，彻底突破学科课程的设计思路，紧紧围绕完成工作任务的需要选择和组织课程内容，突出工作任务与知识的联系。
使学生在专业实践活动的基础上掌握知识，增强课程内容与专业岗位能力要求的相关性，提高学生的就业能力。
2.选择学习项目的基本依据是本课程涉及的工作领域和工作任务范围。
计数器的电路原理
计数器的电路原理
计数器的电路原理是利用触发器和逻辑门等组合电路实现的。
计数器有两种类型：同步计数器和异步计数器。
同步计数器是指所有触发器都通过一个时钟信号同步工作。
其中最简单的是二进制计数器，它由多个触发器级联组成。
每个触发器都有两个输入端：时钟输入和复位输入。
时钟信号用于触发器的工作，复位信号用于将计数器的值重置为初始状态。
每个触发器的输出作为下一个触发器的时钟输入，因此触发器之间的连接形成了一个环形结构。
当时钟信号触发时，触发器的状态会按照一定规律改变，从而实现计数器的计数功能。
异步计数器是指每个触发器都有独立的时钟信号，并且触发器之间的输出还通过逻辑门进行进一步处理。
异步计数器的原理与同步计数器类似，只是增加了逻辑门的作用。
逻辑门的输入端是触发器的输出端和时钟信号，输出端连接到触发器的复位输入端，可以通过更复杂的逻辑操作实现特定的计数功能。
计数器的电路原理还可以采用其他形式的触发器，如D触发器、JK触发器等，以及不同的逻辑门组合方式，来实现不同的计数功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
表4-2 状态转换真值表
*CP=1代表有效，CP=0代表无效。
(3) 功能分析并画时序图：当现态为Q3nQ2nQ1nQ0n=0000时，且第一 个CP0脉冲下降沿到来时，CP0=CP=1有效，所以状态方程中仅Q0n+1= Q0n有效，且Q0n+1=1；CP1=Q0n=0无效；CP2=Q1n=0无效；CP3=Q0n=0无 效。所以当第一个时钟脉冲下降沿到来后，四个触发器的状态为 Q3n+1Q2n+1Q1n+1Q0n+1=0001。 当现态为0001时，且第二个CP0脉冲下降沿到来时，CP0=CP=1 有效，使Q0n+1=Q0n=0 ；由于Q0n出现下降沿， CP1=Q0n=1有效，所以 使状态方程Q1n+1=Q3n Q1n =1；CP2 =Q1n =0无效，Q2n+1保持不变； CP3=Q0n=1有效，Q3n+1=Q3n Q2n Q1n=0。第二个时钟脉冲下降沿到来 后，四个触发器的状态为Q3n+1Q2n+1Q1n+1Q0n+1=0010。以此类推。 当现态为Q3nQ2nQ1nQ0n=0111时，且第九个CP0脉冲下降沿到来 时，CP0=CP=1有效，所以状态方程中Q0n+1=1 ；CP1=Q0n有效，根据 其状态方程得Q0n+1=0；CP2=Q1n=0无效，Q2n+1=0；CP3=Q0n=1有效， Q3n+1=Q3n Q2n Q1n=1。第九个时钟脉冲下降沿到来后，各触发器的状 态为Q3n+1Q2n+1Q1n+1Q0n+1=1001 ，同时输出方程CO=Q3nQ0n=1，产生进 位。
(4) 根据状态转换真值表画状态转换图，如图4-3。
011 Q 2Q 1Q 0
101
110
111
000
001
010
100
图4-3
(5) 功能分析 电路有四个有效状态，四个无效状态，为四进制加法计数器， 能自启动。所谓自启动是指当电路的状态进入无效状态时，在CP信 号作用下，电路能自动回到有效循环中，称电路能自启动，否则称 电路不能自启动。 上例中,状态101、110、011、111均为无效状态，一旦电路的状 态进入其中任意一个无效状态时，在CP信号作用下，电路能的状态 均能自动回到有效循环中，所以电路能自启动。例如若电路的状态 进入101或110时，只需一个CP上升沿，电路的状态就能回到010或 100；若电路的状态进入011或111时，只需两个CP上升沿，电路的状 态就能回到100。
想一想:
参照例4.1题做法，试分析图4-4所示时序 电路构成了几进制计数器，并画出状态转换图。
图4-4
读一读：
异步时序逻辑电路中，各触发器的CP时钟脉冲是独立的，所以 在分析电路时，首先写出各触发器的CP时钟脉冲的方程，再确定各 触发器的状态方程并注明状态方程何时有效。在计算状态表时，要 给予充分重视。其它步骤与同步逻辑电路的分析方法类似。 例4.2 分析图4-5所示异步时序逻辑电路的功能。
想一想:
1.时序逻辑电路与组合逻辑电路在逻辑功能和电 路结构上各有什么特点？ 2.在时序电路中，时间量tn+1，tn各是怎样定义 的？描述时序电路功能需要几个方程，它们各表 示什么含义？ 3.时序逻辑电路的分类有哪几种? 同步时序逻辑 电路和异步时序逻辑电路有什么不同？
读一读：
同步时序逻辑电路的分析是指根据给定的时序电路，分析其逻 辑功能。时序逻辑电路分析的一般步骤： (1) 求时钟方程、驱动方程。 (2) 将驱动方程代入特性方程，求状态方程。 (3) 根据状态方程进行计算，列状态转换真值表。 (4) 根据状态转换真值表画状态转换图。 (5) 分析其功能。 例4.1 分析图4-2时序逻辑电路的功能。
学习情境四 流水彩灯的制作
曹莹
项目4 流水彩灯的制作
任务一 同步计数器电路的制作
任务二 任意进制计数器的制作 任务三 555定时器构成振荡器的应用 任务四 流水彩灯的制作
任务一 同Βιβλιοθήκη 计数器电路的制作任务目标：
1.时序逻辑电路的基本概念及分类。 2.同步和异步时序逻辑电路的分析方法。 3.叙述计数器的逻辑功能及原理。 4．用D触发器和JK触发器实现同步计数器。
图4-2
解：(1) 求时钟方程、驱动方程 时钟方程：CP0=CP1=CP2=CP （同步时序电路） 驱动方程： (2) 将驱动方程代入特性方程，得状态方程
(3) 根据状态方程进行计算，列状态转换真值表。依次设定电 路的现态Q2Q1Q0，代入状态方程计算，得到次态（如表4-1）。
表4-1 状态转换真值表
时序逻辑电路的特点是电路在某一时刻的输出不仅与输入各变量 的状态组合有关，还与电路原来的输出状态有关。因此它具有记忆功 能。从电路结构上看，时序逻辑电路的输入输出之间有反馈，主要由 组合逻辑电路和存储电路组成。根据存储电路中各个触发器状态变化 的特点，时序电路又可分为同步时序电路和异步时序电路两大类。在 同步时序电路中，所有的触发器的变化都是在同一个时钟信号作用下 同时发生的；而在异步时序电路中，各触发器的时钟信号不是同一个， 有先有后，因而触发器的变化也不是同时发生，也有先有后。常见的 时序电路有寄存器、计数器等。时序逻辑电路一般结构框图如图4-1 所示，图中X代表时序电路的输入变量，Y代表时序电路的输出变量， D代表存储电路的驱动信号，Q代表存储电路的输出状态，CP是时钟脉 冲，(在时序电路中均有CP时钟信号)。
图4-1 时序逻辑电路方框图
存储电路的输出与组合逻辑电路的输入信号 共同决定时序逻辑电路的输出，根据图4-1写出各 种方程如下： 1．存储电路输入端的方程： 驱动方程 D = F1(X，Q n ) 2．时序逻辑电路的输出方程： 输出方程 Y = F2(X，Q n ) 3．由时序电路信号与存储器原态组成方程： 状态方程 Qn+1 = F3(D，Q n ) 状态方程是把驱动方程代入相应触发器的特性方 程所得方程式。
图4-5
解：(1) 根据时序逻辑电路可见，属异步时序逻辑电路。从而写出 下列方程：
驱动方程：J0 =K0 =1； J1= ， K1=1 ； J2 =K2 =1； J3=Q1nQ2n ， K3=1 ； 根据JK触发器特性方程 Q n+1 = J + Q n 分别将各驱动方程代入特性方程得状态方程，并注明各状态 方程的有效时刻。 下降沿有效； 下降沿有效； 下降沿有效； 下降沿有效； , , ,