手机射频Placement的小结与心得

射频transceiver『尽量靠近BB芯片，使得到BB的IQ、SPI等线尽量短』这是没错 IQ讯号固然是不需要阻抗控制 但I/Q走线 不管Tx还是Rx多半是差分讯号你如果I/Q讯号太长 那么就可能会有I/Q Mismatch的风险那下场就是你的EVM跟Phase error变差更不要说线一长 就有容易被Noise干扰的风险至于SPI 因为多半会有Data跟CLK讯号走线一长 容易会有EMI辐射干扰『接收Port位置应方便接收差分线出线并走表层。

』这是对的 不过有时碍于组件空间摆放 硬要走表层很可能跟其他走线之间的距离太近 那么Desense issue就出来了所以这时 内层走线是必要的先求不被干扰为优先原则当然 内层阻抗不好控制 且相同100奥姆情况下内层走线多半线宽较窄 这意味着Loss会变大而且这样上山下海换层 Via的寄生效应 也会使阻抗偏差不过 现在手机 很多RF功能都有额外的LNA也就是eLNA (external LNA)换言之 既然这段走线 是在eLNA之后那么原则上 阻抗偏差的Mismatch Loss 对于灵敏度 影响不是那么大当然是先以不被干扰的内层走线为优先考虑『如果有分集天线，尽量兼顾到主集和分集，但目前主流板型考虑分集天线较多， 因为分集天线环境通常较差，主集天线环境较好，且主集走线本来就很长。

』这也是对的 因为Diversity 本来就是为了LTE灵敏度达目标必要手段因此 主天线跟副天线 至少要一个好否则两个都烂 那就失去Diversity辅助灵敏度的功能了『方便TCXO的摆放，即尽量远离热源』一般热源 不外乎是PA跟PMIC 即便TCXO有温度补偿但温度补偿也不是万能所以当然要尽可能远离这些热源 避免震荡频率受温度影响除此之外 更要远离震动处因为XTAL会因为压电效应 其震荡频率受到外力影响而有所偏移因此 摆Placement时 要远离外部Connector处 最典型就是USB否则会因为USB Connector外力插拔 其外力改变晶振的震荡频率如上图所示 在PCB设计上 其USB的接口处 不要一块跳水板这样延伸出来 而是应该直接内嵌在PCB中 这样才能减少USB外力插拔对晶振的压电效应影响所以以下图为例 晶振的位置 就不宜靠近耳机插孔否则震荡频率 就会受耳机孔外力插拔所偏移而以下图为例 晶振离Shielding Frame的距离还OK 不至于太近 但上方就是耳机孔 有可能会受外力影响 改变震荡频率建议可以摆放到黄圈处 但这样有可能会使晶振走线太长必要时可以改变收发器出Pin位置还有一点是 在研发过程中 做任何测试务必要盖上Shielding Cover因为很可能Shielding Cover跟XTAL太近 以至于盖上去时其寄生效应使晶振的振荡频率偏移这就有可能需要跟机构讨论 甚至开天窗都有可能但如果你在研发过程中做测试时 都没盖上那么这问题 很可能到了工厂才爆发这会有良率的问题 而且Design issue 要修改也需要时间基于及早发现 及早治疗的概念最好研发阶段就要验证其Shielding Cover的寄生效应影响当然 晶振摆放位置 也不宜离Shielding frame太近避免寄生效应的影响 所以以下图为例晶振位置最好能再离Shielding Frame远一点像这样就还OK『方便去耦电容和滤波电容等外围器件的摆放』当然落地电容 是肯定要越靠近IC越好 但大家都要靠近肯定有个优先顺序优先顺序: pF等级的滤波电容 > uF等级的稳压电容如果pF等级的滤波电容不只一个 那就是pF值越小越优先『如果双面布件，其背面尽量避开其他芯片，为方便出线和避免干扰』除此之外 还有Thermal考虑 如果热散不掉那么所有RF功能 都会受高温劣化前面提到 收发器要尽量靠近BB芯片 因此加上这个规则可以这样放TCXO或crystal『时钟如果是crystal，距离transceiver不能太远』这个是要看啥平台 若是MTK平台 那么晶振是连到Transceiver没错例如MT6166但若是Qualcomm平台 那就是连到PMIC然而 不管是连到收发器 还是连到PMIC 保持适当距离都是必要的因为XTAL_In/ XTAL_out的走线长短 会影响XTAL的负载电容靠太近 当然会有高温的问题 且XTAL_In/ XTAL_out长度太短会使其负载电容过小离太远 可能会使长度太长 负载电容过大这些都会改变震荡频率以Qualcomm而言，与PMIC的距离 大约保持在5 到 10mm。

另外，XTAL_IN/OUT的线宽，不要超过3 mil，因为线宽细一点，可以提高热阻，进而避免振荡频率受PMIC的高温影响。

天线开关、集成开关的FEM『一般放在PCB的边角』基本上ASM是会放在PCB边角没错 因为Connector跟着天线走ASM跟着Connector 所以摆放位置会如下图不过以下图为例 RF电路太靠板边了 以至于Shielding有开口(红圈处)因为ASM一定是放Shielding里面 Connector一定是放外面所以ASM到Connector 多半是走内层当然如果你敢冒风险 是可以像下图这样 开个狗洞让走线走表层但上述例子 Connector是放背面 亦即ASM到Connector 肯定走内层在这情况下 开口是百害而无一利这是基于Placement太靠近板边 为了避开PCB缺口(蓝圈处) 不得不的措施开口开太大 屏蔽效果就差 或许传导测试还没啥问题但Wireless测试时 很可能外来辐射Noise 就透过这开口进而干扰里面的RF线路 最典型就DesenseLNA：『总之，LNA距离天线越近越好。

』这是基于Noise Figure公式 eLNA输入端的Loss影响最大所以越靠近天线 线越短 当然Loss就小亦即整体Noise Figure下降程度比较小 当然灵敏度就会比较好而eLNA之后 因为有eLNA的Gain当分母亦即其Mismatch Loss跟Insertion Loss 对整体Noise Figure影响较小所以才说 eLNA之后 可以走内层因为Mismatch Loss对灵敏度的劣化不是那么大当然是先以不被干扰的内层走线为优先考虑PA『有些平台要求PA和transceiver放到不同的屏蔽罩里』不管是MTK平台 或是Qualcomm平台 都是这样要求原因之一 是为了避免VCO Pulling 以Qualcomm而言RF讯号频率跟VCO一样所以若PA跟收发器在同一个屋檐下加上Shielding Can接地不好 那么PA耦合到Shielding Can的讯号 一部分流到GND 另一部分会透过金属反射 打到VCO以至于EVM跟Phase error变差若是MTK平台 好比MT6139好了 其GSM High Band的VCO频率 为RF讯号的两倍换言之 DCS 1800跟PCS 1900的二阶谐波 也会透过上述机制产生VCO Pulling『存在多个PA时，尽量分散开，避免热源集中。

』倘若PA散热不好，温度高，一来是Gain会下降Gain下降，则输出功率就变小。

二来是温度一高，线性度就变差。

PA线性度变差，那就是TX性能会劣化。

如果是GSM/WCDMA/LTE这种对输出功率要求很严格的，可能须做温度补偿， 使高温的输出功率，跟常温一样。

一但这样，那情况更糟，因为这意味着，你要打更大的DAC / RGI，来达到Target Power，意即收发器的输出功率会变大，如下图 :而由下图可知，PA的input，其实就是DA的Output:所以让DA的输出功率变大，意味着DA的线性度变差。

换言之，可能此时PA input的ACLR, EVM就已经不好了，再经过PA这个最大的非线性贡献者，只会更加劣化。

再加上高温使PA线性度变差，TX性能的劣化，就更雪上加霜。

三来是温度一高，Thermal Noise变大，RX灵敏度就会差，如下图 :当然，GSM是分时多任务，Tx跟RX不会同时运作，问题是，有可能RX运作，TX Off时，PCB温度，瞬间从高温降到常温吗?当然不可能啊，即便TX Off，但PA所导致的PCB温度升高，会使RX灵敏度劣化。

四来是XO会因高温频偏，那么就容易有Frequency error了。

第五是倘若双工器又离PA特近，那主频功率会大幅衰减。

因为Duplexer的频率响应，是会随温度而有所变动，如果离PA过近，散热又不好，一旦高温使其频率响应有所偏移，那么很可能主频的功率，会大幅衰减。

尤其是像FBAR这种Outband砍比较深的，更会有这种现象。

第六就是VCO的Phase Noise会因高温变大，如下图 :而由下图可知，Phase Noise大，会提升讯号的Noise Floor，意即信噪比会下降，而信噪比又与EVM成反比，如下式 :意即信噪比的下降，会导致EVM的劣化。

如果是RX 那当然就是灵敏度变差 也因为Thermal对RF性能 有很大影响 所以前面才会说 双面摆件的话耗电量大的IC 不要重迭在一起 因为热会散不掉WCN芯片：以下图为例晶振离Shielding Frame过近 会有寄生效应的疑虑同时离耳机插孔过近 会有压电效应的疑虑可以的话 尽可能挪一下位置 必要时可改变WCN出Pin位置下图走线太长 可以想见GPS的CN值肯定非常差 而且还是表层走线 这肯定受干扰 不能这样走双工器：至于Duplexer的摆放位置 当你收发器, PA, ASM位置都固定时原则上以Design 1的设计为优先 原因是Duplexer若离PA太近其PA的高温 会影响Duplexer的频率响应那么不管是Tx还是Rx 其Loss可能会瞬间变大 尤其是High ChannelDesign 1对Tx走线没啥影响 因为PA到ASM的距离都固定亦即Loss都相同至于Rx方面 其实这两种设计 Rx走线的长度也是都固定(Duplexer的ANT Port 也是Rx走线一部分)唯一差异是 Design1是差分走线较长 Design2是单端走线较长这只能说各有优缺点 没有谁好谁坏因为差分走线抗干扰能力较佳 所以理论上差分走线长 较不易受干扰 但差分走线的阻抗 本来就不好控制 而且需占的空间也较多如果又是走内层 那阻抗就更不好控制 亦即差分走线的Loss会较大 而单端走线 抗干扰能力较差 但阻抗好控制 所以Loss小而且占的空间较小 要包地也比较好包至于下图 红圈是Duplexer 黄圈是ASM那么蓝色箭头处的走线 应该是ANT Port的走线亦即Tx跟Rx都有 这样的话 这种走法尽可能避免因为1.走板边2.两旁GND不够3.Shielding Can开口先从Tx角度分析由下图可知，不管是表层走线，或内层走线，其电场本来就会往外辐射，因此内层走线除了可获得良好的屏蔽效果外，同时也会因上下两层的GND吸附其往外辐射的电场，使其辐射干扰大大降低。