FPGA+DSP的图像处理系统

– ADI的ADSP2106x/ADSP21160 – TI的TMS320C62x/C67x。
DSP的发展和趋势
– ADI的DSP具有出色的浮点处理能力，多用于雷
达/声纳等信号处理；独特的多DSP互联能力被
称为“多DSP系统的实现标准”
– TI公司的DSP则更注重单片的处理能力，在民用
高端DSP市场占有很大份额
DAC器件技术发展趋势
①高速、高精度、低功耗；
②多功能集成，如增加滤波器；
③接口电平采用高速协议：LVDS、DDR等技术。
RAM、FIFO技术
• 同步技术、双沿和多沿传输技术应用广泛
• 静态存储器：
– SBSRAM、ZBTSRAM等同步SRAM，时钟频率可 以高达200 MHz以上。 – QDR SRAM，在一个时钟周期内传输4个数据
TigerSHARC DMA Controller
I/O Processor INTERNAL BUS
128-bit DATA 32-bit ADDR
Bus Interface Unit IFIFO OBUF OFIFO DMA Controller
Data Address
Control
DMAR
SOC Bus Interface
USB特点:
• 连接灵活
等；
②缓冲和存储电路，RAM、FIFO等；
③逻辑控制和协处理器，CPLD和FPGA； ④通信接口电路，高速串行通信（光纤/LVDS）
模拟信号数字信号的转换电路
• ADC – Analog Digital Convertor
• DAC – Digital Analog Convertor
ADC器件
ADC器件发展趋势
①高输入带宽、高采样速率、高量化精度；
②对外接口电平发展为LVDS等高速电平；
③低功耗、多通道集成、多功能集成。
ADC器件发展趋势
DAC器件
• DAC器件在系统中的作用和ADC相反，其内 部结构和ADC也相反 • DAC的指标相对ADC要更高一些
– ADI公司的AD736可以实现1.2 GSPS的转换速率 – 精度为14 bit – 对外接口采用DDR方式的LVDS电平 – 功耗只有0.55 W。
normal or dual word instruction.
63 Rml
long word instruction.
0 63 Rm
32 bit operand
32 bit operand
64 bit operand
0
32 bit operand
Rnl
32 bit operand
Rn
64 bit operand
DSP的发展和趋势
• 21世纪，DSP在各方面性能都有了飞跃
– ADI公司TigerSHARC系列，TS101主频达300 MHz， 2003年推出TS201，主频达600 MHz，是当前处理能 力最强的浮点DSP之一。 – TI公司C64系列，2004年初1 GHz的TMS320C6416/55， 是目前少数突破1GHz的DSP之一。
DSP的发展和趋势
• DSP的发展趋势是向速度更快、集成度更高
的方向发展。
• 在其内部集成特殊的运算单元，以适合矩
阵运算等运算密集的特殊算法。
DSP的发展和趋势
• 光DSP（ODSP，Optical DSP）,采用光调制矩
阵进行光速级的矢量和矩阵的运算。以色
列的LENSLET公司公布的ODSP原型机
全速的USB将支持大范围的多媒体设备。
USB接口
USB2.0向下兼容USB1.1，数据的传输率将达
到120Mbps～ 240Mbps 支持宽带宽数字摄像设备及下一代扫描仪、 打印机及存储设备。Leabharlann USB特点:• 使用方便 ：
– 连接多个不同的设备
– 支持热插拔
– 不涉及IRQ冲突等问题
– “即插即用”。
• ADC对处理系统起到关键作用，影响到系统 的可实现性和系统的性能 • ADC器件分类： • 串并行：通过多级串行的逐次比较，量化 精度高，但速率较慢；目前50 MHz以下的 ADC多是采用这种类型。 • 全并行：将输入模拟信号同时和N个比较器 比较，并行产生量化值，可以实现很高频 率的模数转换，但精度较低，功耗很大。
MHz以上，大大提高了带宽
存储器发展的主要趋势
①高速、大带宽：
采用DDR、QDR等技术，甚至LVDS等接
口电平逻辑；
②低功耗、高密度： 采用更新的芯片封装和制造工艺，提高 单片容量、降低功耗。
通信接口电路
• 传统的通信接口大多采用低速的接口，如
RS232/422等接口；
• 随着系统功能的提高、处理带宽的增加，
32 ALU
32 ALU
ALU
63 Rs +1 Rs
0
63
0
Rsl
64 bit result
32-Bit Math => 3.6 GFLOPS @ 600MHz
TigerSHARC can execute 4 instructions per cycle: xR3:0 = q[j0 += j1]; yR3:0 = q[k0 += k1];
• 目前很多第三代互联技术都是以低压差分 电平为基础，例如RapidIO协议、InfiniBand 协议等等。
基于LVDS的串行传输技术
• 基于LVDS的串行传输协议，将铜线传输带
宽提高到一个前所未有的水平。
• 采用时钟打包和时钟恢复技术的串行传输
协议，更容易提高传输速率，而且减少线 对数量，降低实现成本。
是一种专用于数字信号处理的可编程芯片。
DSP分类方式
• 定点处理器（如ADI的ADSP218x/9x/BF5xx、
TI的TMS320C62/C64）
• 浮点处理器（如ADI的SHARC/TigerSHARC系
统、TI的TMS320C67）。
DSP的发展和趋势
• 1982年，TI，第一款商用DSP－TMS320C10 • 90年代，几款典型的DSP
RAM、FIFO技术
• 动态RAM
– DDR技术，使得存储速率可以达到400 Mb/s；
– 新的芯片封装技术和制造工艺的应用，使得单
片DRAM的容量1Gbit。
RAM、FIFO技术
• FIFO器件
– 高速同步FIFO，同步时钟可以达到100 MHz以上
– 目前出现DDR接口的FIFO器件，可以达到250
用来连接鼠标和外置Modem； 并口数据传输率比串口快8倍，标准并口的 数据传输率为1Mbps，用来连接打印机、扫 描仪等。
USB接口
USB1.1：
传输速度有低速1.5Mbps和全速 12Mbps两种
低速的USB支持低速设备，例如显示器、调制 解调器、键盘、鼠标、扫描仪、打印机、光驱、 磁带机、软驱等
光纤通信
⑤ 无串音干扰，保密性好； ⑥ 光纤线径细、重量轻、柔软； ⑦ 光纤的原材料资源丰富，用光纤可节约金 属材料；
⑧ 耐腐蚀力强、抗核幅射、能源消耗小。
基于LVDS的串行传输技术
• 低压差分电平(LVDS)协议，摆幅小、抗干扰 强、辐射小等优点，广泛应用于高速数字 信号的传输协议中 • 共模电压为1.2 V，差模电压为350 mV，传 输速率可以达到上Gb/s。
基于LVDS的串行传输技术
• 通过对信号的预加重和均衡处理，目前串
行RapidIO协议可以支持3.125 Gb/s，而Xilinx
公司的RocketIO接口可以实现单线对10 Gb/s
的串行传输速率。
• 用于板内、底板间、机箱间等大量高速数
据传输的场合。
串口、并口
串口数据传输率是115kbps～230kbps，一般
Enlight256，处理能力相当于1 GHz C64的
1000倍。
DSP主要特点
①高度的实时性，运行时间可以预测； ②Harvard体系结构，指令和数据总线分开 （有别于冯· 诺依曼结构）； ③指令时间可以预测；
④特殊的体系结构，适合于运算密集的应用
场合；
DSP主要特点
⑤硬件乘法器，乘法运算时间短、速度快； ⑥高度集成性，带有多种存储器接口和IO互 联接口； ⑦普遍带有DMA通道控制器，保证数据传输
DSP和其他处理器的比较
• GPP、MCU和DSP一样都可以通过高级语言
进行编程；
• FPGA则需要硬件描述语言进行开发设计；
• ASIC则属于功能定制产品。
DSP和其他处理器的比较
• GPP多用于通用计算机，内部采用冯· 诺依曼 结构 • 只有处理内核，没有DMA控制器，没有丰 富的IO设备接口，不适合实时处理 • 功率很大，如Intel的CPU的功耗多在20～ 100 W左右，PowerPC的功耗最小也要5～10
和计算处理并行工作；
⑧低功耗，适合嵌入式系统应用。
Sequencer
J ALU
K ALU
128b 128b
I/O Processor
DMA Controller
128b Comp block X ALU Mult Shift 128b 128b Comp block Y ALU Mult Shift
Link Interface Unit
LP0 I/O Buffers LP1 I/O Buffers LP2 I/O Buffers LP3 I/O Buffers Link Ports
Tiger SHARC
SDRAM
Tiger SHARC
Dev Dev
SRAM
BRIDGE
Memory Mapped Devices
DSP和其他处理器的比较