三维封装与系统封装
三维封装技术创新发展
三维封装技术创新发展（2020年版）先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起，才是未来发展的重心。
有了先进封装技术，与芯片设计和制造紧密配合，半导体世界将会开创一片新天地。
从半导体发展趋势和微电子产品系统层面来看，先进封测环节将扮演越来越重要的角色。
如何把环环相扣的芯片技术链系统整合到一起，才是未来发展的重心。
有了先进封装技术，与芯片设计和制造紧密配合，半导体世界将会开创一片新天地。
现在需要让跑龙套三十年的封装技术走到舞台中央。
日前，厦门大学特聘教授、云天半导体创始人于大全博士在直播节目中指出，随着摩尔定律发展趋缓，通过先进封装技术来满足系统微型化、多功能化成为集成电路产业发展的新的引擎。
在人工智能、自动驾驶、5G网络、物联网等新兴产业的加持下，使得三维（3D）集成先进封装的需求越来越强烈，发展迅猛。
一、先进封装发展背景封装技术伴随集成电路发明应运而生，主要功能是完成电源分配、信号分配、散热和保护。
伴随着芯片技术的发展，封装技术不断革新。
封装互连密度不断提高，封装厚度不断减小，三维封装、系统封装手段不断演进。
随着集成电路应用多元化，智能手机、物联网、汽车电子、高性能计算、5G、人工智能等新兴领域对先进封装提出更高要求，封装技术发展迅速，创新技术不断出现。
于大全博士在分享中也指出，之前由于集成电路技术按照摩尔定律飞速发展，封装技术跟随发展。
高性能芯片需要高性能封装技术。
进入2010年后，中道封装技术出现，例如晶圆级封装（WLP，Wafer Level Package）、硅通孔技术（TSV，Through Silicon Via）、2.5D Interposer、3DIC、Fan-Out 等技术的产业化，极大地提升了先进封装技术水平。
当前，随着摩尔定律趋缓，封装技术重要性凸显，成为电子产品小型化、多功能化、降低功耗，提高带宽的重要手段。
先进封装向着系统集成、高速、高频、三维方向发展。
集成电路的片上系统集成与设计技术手段
集成电路的片上系统集成与设计技术手段集成电路（IC）是现代电子设备的核心组成部分，它通过将大量的微小电子元件，如晶体管、电阻、电容等，集成在一块小的硅片上，实现了复杂的功能。
随着科技的快速发展，集成电路的功能越来越强大，片上系统（System-on-Chip, SoC）的概念应运而生。
片上系统集成与设计技术手段成为集成电路领域的重要研究方向。
1. 片上系统集成片上系统集成是指将整个系统或多个系统集成在一块集成电路芯片上，从而实现各种功能。
这种集成方式可以大大缩小系统的体积，降低功耗，提高性能和可靠性。
SoC的集成度可以从简单的微处理器核心和几块模拟电路，到复杂的包含多个处理器核心、图形处理单元、数字信号处理器、存储器、接口等全功能系统。
2. 设计技术手段为了实现高集成度的片上系统，设计人员需要采用多种先进的设计技术手段：2.1 硬件描述语言（HDL）硬件描述语言是用于描述电子系统结构和行为的语言，如Verilog和VHDL。
通过使用HDL，设计人员可以在抽象层次上描述整个系统，而无需关心底层电路的具体实现。
这使得设计人员能够更加专注于系统的功能和性能，提高设计效率。
2.2 库和IP核心在片上系统集成过程中，利用已有的库和IP（Intellectual Property）核心可以大大缩短设计周期。
库提供了常用的模块，如乘法器、加法器等；IP核心则是预先设计好的模块，如处理器核心、DSP核心等。
通过复用这些模块和核心，设计人员可以快速构建复杂的片上系统。
2.3 综合和布局规划综合是将HDL描述转换为底层电路的过程。
在这个过程中，综合工具会考虑电路的性能、面积和功耗等因素，自动选择合适的电路实现。
布局规划则是确定电路在芯片上的位置和连接关系，其目标是优化电路的性能和功耗，同时满足面积和制造要求。
2.4 仿真和验证在设计过程中，需要进行多次仿真和验证，以确保设计的正确性和可靠性。
仿真是在软件层面上模拟电路的行为，验证则是通过测试芯片来验证电路的功能和性能。
MCM封装
3、 叠层MCM之间的外围互连
4、 叠层MCM之间的区域互连
结构类型
三维封装的垂直互连技术目前有三种： 一、埋置型。3 D-MCM。特点是在多层基板的底层埋置 IC芯片 ,再在多 层布线顶层组装 IC芯片 ,其间通过多层布线进行高密度连接 ,基板多用硅 或其他高导热基板 (Al N、Al等 )； 二、有源基板型。特点是在基板 (通常为 Si或 Ga As)上直接制作多种数 字半导体集成电路 ,再在其上制作多层布线 ,然后在多层布线顶层组装模 拟 IC芯片和集成传感器芯片、光电子功能芯片等； 三、3 D-MCM:即把多个二维封装实行叠装、互连，把 2 D封装组装成3 D封装结构。特点是将多块组装有 IC芯片 (可单、双面组装 )的多层布线 基板进行叠装、互连。
3、什么是MCM封装技术
• MCM(multi-chip module) ：多芯片组件。 将多块半导体裸芯片组装在一块布线基板 上的一种封装技术。MCM是在混合集成电 路技术基础上发展起来的一项微电子技术， 其与混合集成电路产品并没有本质的区别， 只不过MCM具有更高的性能、更多的功能 和更小的体积，可以说MCM属于高级混合 集成电路产品。
MCM封装 & 三维封装技术
一、相关的中英文缩略语
TAB (Tape Automated Bonding ) 载带自动焊技术
MCM (Multi chip Module ) 多芯片组件封装
SMT (Surface Mount Package ) 表面封装技术
TCM (Thermal Conduction module ) 热传导组件
MCM-L MXM-D MCM-C 封装基板的电路结构比较
新型封装技术
新型封装技术是指在集成电路和电子元器件封装领域不断发展的新技术和方法。
以下是一些目前正在发展和应用的新型封装技术：
1.三维封装（3D Packaging）：将多个芯片垂直堆叠或层叠，以提高封装密度和性能。
2.超薄封装（Ultra-Thin Packaging）：采用非常薄的封装材料和技术，以减小封装尺寸和
重量，并提高电路性能。
3.系统级封装（System-in-Package，SiP）：将多个功能模块（如处理器、存储器、传感器
等）集成到一个封装中，实现高度集成和功能密度。
4.柔性封装（Flexible Packaging）：使用柔性基材（如聚酰亚胺薄膜）作为封装材料，在
弯曲或可扩展的电子设备中应用。
5.光纤封装（Optical Packaging）：用于光通信和光学器件的封装技术，实现高速光信号
的传输和处理。
6.生物电子封装（Bioelectronic Packaging）：将生物传感器、生物芯片等生物电子器件封
装，用于医疗、生物分析等应用。
7.基于增材制造的封装（Additive Manufacturing Packaging）：利用3D打印等增材制造技
术，实现个性化和定制化的封装解决方案。
这些新型封装技术的发展，旨在满足现代电子设备对更小、更轻、更高性能和更可靠的需求。
它们为电子行业带来了更多的创新和发展机会，并推动了智能手机、物联网、人工智能等领域的快速发展。
三维芯片集成与封装技术阅读札记
《三维芯片集成与封装技术》阅读札记一、三维芯片集成技术概述随着科技的飞速发展，集成电路的集成度不断提高，传统的二维芯片集成技术已逐渐无法满足日益增长的性能需求。
在这样的背景下，三维芯片集成技术应运而生，成为了集成电路领域的重要发展方向。
三维芯片集成技术是一种将多个芯片或芯片层堆叠在一起，形成一个三维结构以实现更高的集成度和更强功能的集成技术。
相比于传统的二维芯片集成，三维芯片集成技术在提高芯片性能的同时，还能够缩小整体系统体积，提高系统整体性能，为电子设备带来更大的发展潜力和空间。
随着工艺技术的不断进步，三维芯片集成技术已经成为解决半导体产业发展瓶颈的关键技术之一。
三维芯片集成技术的核心在于如何实现多个芯片的精准堆叠和高效连接。
这其中涉及到的关键技术包括：芯片间互连技术、三维封装技术、多层布线技术等。
这些技术的成熟度直接影响到三维芯片集成技术的推广和应用。
业界正通过不断的研发和创新，努力攻克这些技术难题，以期实现更高层次的三维芯片集成。
三维芯片集成技术的应用领域十分广泛，在人工智能、大数据处理、云计算等前沿科技领域，三维芯片集成技术发挥着举足轻重的作用。
随着技术的不断成熟和进步，未来在智能家居、自动驾驶汽车、医疗电子等领域也将得到广泛应用。
这种技术在未来将能够大幅提高各类电子设备的性能和效率，推动产业的技术升级和变革。
三维芯片集成技术是集成电路领域的重要发展方向，其在提高集成度、增强功能的同时，还将带动整个电子产业的发展和进步。
对于相关从业人员和研究人员来说，深入研究三维芯片集成技术具有重要的理论和实践意义。
1. 三维芯片集成技术的定义与发展历程三维芯片集成技术是一种先进的半导体制造技术，通过将多个芯片在垂直方向上堆叠并进行连接，实现更高的集成密度和更强大的性能。
该技术通过先进的微纳制造技术，将不同功能的芯片单元无缝连接在一起，形成具有多层结构和复杂互联的三维集成电路。
通过这种技术，我们能够显著提高芯片的运算速度、降低成本、减少能源消耗，为新一代电子设备提供更加强大的性能支持。
先进封装 名词
先进封装名词先进封装（Advanced Packaging）是一种半导体封装技术，用于将芯片或集成电路（IC）封装在一个外壳中，以提供保护、连接和散热等功能。
它是半导体制造过程中的关键环节之一，对于提高芯片性能、降低成本和实现小型化至关重要。
先进封装技术的发展是为了满足不断增长的芯片集成度和性能要求。
随着半导体工艺技术的演进，芯片的尺寸越来越小，引脚数量越来越多，同时对功耗、速度和可靠性的要求也越来越高。
传统的封装技术已经难以满足这些需求，因此需要采用更先进的封装技术。
先进封装技术包括以下几种主要类型：1. 系统级封装（System-in-Package，SiP）：将多个芯片和其他组件集成在一个封装中，形成一个完整的系统。
这种封装方式可以减小尺寸、降低功耗并提高系统性能。
2. 晶圆级封装（Wafer-Level Packaging）：在晶圆制造过程中进行封装，将芯片直接封装在晶圆上，而不是在单个芯片上进行封装。
这种方法可以提高生产效率和降低成本。
3. 三维封装（3D Packaging）：采用多层堆叠技术，将芯片垂直堆叠在一起，以实现更高的集成度和性能。
这种封装方式可以减小芯片尺寸并提高信号传输速度。
4. 倒装芯片封装（Flip-Chip Packaging）：将芯片的有源面朝下，通过焊点直接连接到封装基板上。
这种封装方式可以提供更好的散热性能和更短的电路路径。
先进封装技术的发展推动了半导体行业的进步，使得芯片在更小的尺寸、更高的性能和更低的成本下实现更复杂的功能。
它对于手机、平板电脑、计算机、通信设备等各种电子产品的发展至关重要。
随着技术的不断创新，先进封装将继续在半导体领域发挥重要作用。
系统级封装技术及其应用
▪ SiP技术与传统封装的设计灵活性对比
1. SiP技术提供了更高的设计灵活性，可以在封装内部灵活配 置各种功能模块，并且可以根据需求进行定制化设计。 2. 传统封装的设计相对固定，难以根据市场需求进行快速调整 和更新。 3. SiP技术的设计灵活性有助于电子产品更好地适应市场变化 和用户需求。
SiP技术与传统封装对比
▪ SiP技术与传统封装的成本对比
1. SiP技术可以降低系统级封装的成本，因为其能够在单个封装内集成多个功能模 块，减少了组件数量和组装步骤。 2. 传统封装需要分别制造和装配各个独立的功能模块，导致成本较高。 3. 随着SiP技术的发展和应用规模的扩大，预计其成本优势将更加明显。
SiP技术与传统封装对比
▪ SiP技术的基本原理
1. SiP技术的核心思想是在一个小巧的封装内整合多种功能部 件，如处理器、存储器和传感器等。 2. 通过精细的布线和堆叠设计，实现各组件之间的高效通信和 协同工作。 3. SiP封装可以采用不同的制造工艺和技术，如倒装芯片、晶 圆级封装和硅穿孔等。
系统级封装技术原理
▪ 封装材料的选择
系统级封装技术概述
▪ 系统级封装的优势和挑战
1. SiP技术的主要优势包括更高的电路密度、更好的热管理、 更快的数据传输速度以及更低的生产成本。 2. SiP技术也面临一些挑战，如设计复杂度增加、散热问题加 剧、可靠性验证困难等。 3. 解决这些挑战的关键在于采用先进的设计工具、改进封装材 料和工艺，以及加强测试和验证方法的研究。
#. 封装技术发展历程
,
1. 随着纳米技术和微电子技术的发展，各种先进的封装技术不断涌现。 2. 这些技术包括扇出型封装（Fan-out）、嵌入式封装（Embedded）、异构集成（ Heterogeneous Integration）等。 3. 先进封装技术旨在提高封装效率、降低成本并优化系统性能。, 【封装技术的未来趋势】：
MCM封装
4、MCM封装技术
MCM技术可概括为：多层互连基板的制作
（Substrate Fabrication）与芯片连接（Chip
Interconnection）两大技术部分。芯片连接可以用打 线键合、TAB或C4等技术完成；基板可以陶瓷、金属 及高分子材料，利用厚膜、薄膜、或多层陶瓷共烧等 技术制成多层互连结构。
MCM-C ,MCM-L,MCM-D 的比较
MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的 组件。布线密度不怎么高，成本较低。 MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化 铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基 板的厚膜混合IC 类似。两者无明显差别。布线密度高 于MCM－L。 MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化 铝或氮化铝)或Si、Al 作为基板的组件。 布线密谋在 三种组件中是最高的，但成本也高。
C4(Controlled collapsed chip connection) 可控塌陷
芯片连接技术
关于MCM
1、产生背景及由来
随着便携式电子系统复杂性的增加，对VLSI集成电路的低功率、轻型 及小型封装的生产技术突出了越来越高的要求。同样，许多航空和军
事应用也正在朝该方向发展。为了满足这些要求，在MCMX、Y平面
MCM与MCP
最近两三年来，MCM技术通过少芯片封装(FCP)形式 获得了新生。FCP有时也称为多重芯片封装(MCP)， 已有越来越多公司出于技术和商业原因正在接受FCP。 虽然这些FCP看起来与它们单芯片同类没什么区别， 但它们确实完全不同于90年代初期MCM，今天FCP 不再使用多达二十个裸片，一般只用2～4个裸片装在 球栅阵列封装基板上(图1)。这一“再生”应部分归功 于裸片测试和运送技术改善以及低成本高性能基板出 现，随着FCP逐渐成为系统级芯片(SoC)替代方案， 进一步还产生了系统级封装(SiP)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Chip
Multi-Layer PCB
Laminate 2 & 4 Layer
Build-Up Substrat e
1995
2000
2005
2010
基于打线的3D-SIP封装技术
基于硅通孔（TSV）的3D-SIP技术
TSV——Through Silicon Via 通过硅通孔实现芯片间垂直互连和三维集成封装 主要优势
现代微电子封装材料及封装技术
第三部分 电子封装原理与技术 李 明
材料科学与工程学院
电子封装概论 引线框架型封装 球栅阵列型封装 二级电子封装（微组装） 电子封装材料 三维电子封装及系统封装
社会需求与产业发展趋势
发展趋势：
微小化、多功能化、集成化 更大规模的多功能集 成、与人类健康相关 的生物电子产品会高 速发展
CIS Si Interposer DSP
最早采用TSV的产品-微摄像头（CIS）
TSV封装技术将带来产业结构变化
2010 ～ 22-32nm 3D-System Integration 晶圆制造 TSV 电子封装
SoC POP WB-3D
2000～ 45-130nm，3D-System in Package 晶圆制造 电子封装
Leveler
Accelerator
Accelerator
Leveler Accelerator
Leveler
Suppresser
Suppresser
Suppresser
4. 晶圆减薄技术
TSV要求芯片减薄至50微 米甚至更薄，硅片强度明 显下降，并出现一定的韧 性； 尽量小的芯片损伤，低的 内应力,防止晶圆翘曲； 机械研磨+湿法抛光。
TSV式CIS
最早采用TSV的产品-微摄像头（CIS）
最初CIS采用陶瓷封装，打线键合 体积庞大 高成本 (占整个产品的 30%)
采用TSV垂直互连，封装缩小尺寸、 圆锥型TSV，锥度70° 降低成本
Conventional
采用 TSV 型硅转接板可 以集成DSP 芯片，达到 进一步减小尺寸的目的
20世纪80年代，由英国爱丁堡大学成功开发 通过CMOS器件把光转化为电荷 技术简单，兼容性好，可大规模制造 耗电少，只需一组电源，与周边电路整合性高 面积增大成本增加较少，价格低，技术提升前景广阔
最早采用TSV的产品-微摄像头（CIS）
CIS — Cmos Image Sensor
打线式CIS
BGA
基板
MCM
1990～ 晶圆制造 ～1990 晶圆制造
2D-System in Package 电子封装 基板
System on Board 电子封装 PCB微组装
小结
莫尔定律的局限性 3D-IC集成与系统封装 3D-SIP封装 TSV-3D技术 CIS
3D系统封装（SIP）的主要优势
SIP——System in Package 将各种功能系统地集成到封装体内的封装方法 3DSIP主要优势
可有效利用立体空间 可以集成多种芯片和MEMS器件，有利于实现多功能、更大 规模的集成 提高封装密度，缩小封装体积 缩短引线长度，提高传输速度 节省材料，降低成本 进一步降低能耗
混合生长法 ，可提高填孔速度
添加剂对电沉积反应的影响
添加剂——一种表面活性剂 反应抑制 Cu2+ 反应加速
添加剂吸附层 Cu 加速剂——产生催化效果 抑制剂——阻碍铜离子沉积
3. 硅孔导电物质填充与镀铜技术
镀铜填充的基本方法
主要依靠两种作用相反的添加剂的竞争吸附来实现的 抑制剂 S ： 抑制铜的生长，主要在TSV孔表面与侧壁吸附， 加速剂 A： 加速铜的生长，主要在TSV孔底吸附
3) 在 BEOL 后， bonding之前
CMOS+BEOL Bonding Thinning Vias
4) 在 Bonding之后
1. 硅通孔成形技术
目前制作硅通孔的主要手段有湿法刻蚀，激光加工 和干法刻蚀（深反应离子刻蚀，DRIE）三种。 湿法刻蚀
基于KOH 溶液 低刻蚀温度、低制造成本、 适合于批量生产 但由于KOH 溶液对硅单晶的 各向异性腐蚀特性，其刻蚀 的孔非垂直且宽度较大，只 能满足中低引出脚的封装。
ACF(P)：anisotropic conductive film (paste); NCF(P): non-conductive film (paste); MBB: micro bump bonding
5. F2F—键合技术
5. F2F—键合技术源自三维封装对键合技术的新要求键合尺寸进一步降低，凸点等精度要求提高； 降低键合温度，减少应力影响 尽量避免使用助焊剂 前后道工艺有良好兼容性； 简化工艺，降低成本； 凸点的无铅化；
■连线长度缩短到芯片厚度，传输距离减少到千分之一 ■可以实现复杂的多片全硅系统集成 ■可以显著减小RC延迟，提高计算速度 3D-IC ■显著降低噪声、能耗和成本 Si / Glass Interposer
MEMS RF IC
PCB
TSV-3D叠层封装与未来发展趋势
Memory MCP
RF CIS NAND DRAM cache on LOGIC
1. 硅通孔成形技术
激光加工
依靠熔融硅而制作通孔，故内壁粗糙度和热损伤较高 大规模制作通孔有成本优势； 可以不需要掩膜版。
1. 硅通孔成形技术
深层等离子体刻蚀工艺( DRIE)
孔径小( >5μm) 、纵深比高的垂直硅通孔； 通孔内壁平滑, 对硅片的机械及物理损伤最小； 与IC 工艺兼容； 该方法是目前的主流方法 制作成本较高。
POP
Via : >20um by Laser Hole : <100 t : <50um
NAND Flash
Flash Flash Flash Flash Flash Flash Flash
DRAM Via : 1-5um
Dram Si Interposer
Thin wafer Multi-layer
目前仍采用锡合金钎焊技术
5. F2F—键合技术
键合需要凸点（Bump），一般采用电镀方法完成
5. F2F—凸点键合技术
低温键合技术研究进展
Cu-Cu低温键合技术 插座式键合技术
各种TSV封装产品的市场预测
最早采用TSV的产品-微摄像头（CIS）
早期微摄像头CCD—电荷藕合器件(Change-Coupled Device)
Logic
Source: TEL & Sematech
2005 2006 2007 2008 2009 2010 2011 2012 2013 2014
TSV硅通孔的基本构造
TSV封装中的关键技术
1.
硅孔制作 绝缘层、阻挡层和种子层沉积 硅孔导电物质填充 晶圆减薄 晶圆键合
2.
3.
4.
5.
TSV制造工艺
把光转化为电荷的器件，1969年有美国贝尔研究室开发 结构：由微型镜头/分色滤色片/感光层组成三层结构 原理：感光产生电荷并传输到信号处理芯片上成为像素 CCD上有成百万个像素构成矩阵，形成大规模像素 工艺复杂、成本高、耗电量大，像素提升几近极限
当今微摄像头CIS—CMOS图像传感器(CMOS Image Sensor)
TSV制造工艺
“Via first” 工艺
Vias CMOS+BEOL Thinning Bonding
1)在 CMOS 之前
2) 在CMOS之后， BEOL之前
CMOS
Vias
BEOL
Thinning
Bonding
“Via last”工艺
CMOS+BEOL Vias Thinning Bonding
t=200um Via : 40um Hole : <100
CIS Organic Interposer
Multi Function High Speed
Dram CIS Logic Organic Interposer CIS Si Interposer DSP
Small vias Vias density
旋转喷射刻蚀后的硅片，左、右 边分别为清洗前和清洗后。
4. 晶圆减薄技术
5. F2F—键合技术
常见芯片键合方式
焊球连接 各向异性导电胶 非导电胶粘接 合金连接 导电浆连接等
焊球 微细化：（50μm） 低应力化：（5g以下） 低成本化 特性：（电阻） 一般 良好 良好 R：~5mΩ R：50~300mΩ R：~20mΩ R：~5mΩ R：50~300mΩ ACF(P) NCF(P),MB B 良好 压着，合金 良好 良好 导电浆
Via last 镀铜填充
Via first 多晶硅填充
Via last 电镀填充（Ni/Au)
3. 硅孔导电物质填充与镀铜技术
镀铜填充的基本方法
等厚生长法（Conformal filling）只适用于斜孔，不适用于直孔
底部生长法（Bottom up filling）可适用于大身宽比TSV孔
Dram Dram Logic
Hole : <1000 t : 20-50um
Multi function on chip
Sensor Logic Analog RF DRAM MPU
Logic
t=>50um Via : 5-10um Hole : >100K t=<200 um
CMOS Image Sensor
目前已实现的3D封装技术