H.264音视频编解码SoC芯片Hi3510的原理和应用
h.264标准的特点及应用
H.264标准的特点及应用随着人类精神需求和空间需求的提升，人们不再满足面对面的语言交流，空间距离的增加导致人们面对面的语言交流变得越来越少，人们更需要在时空中交流与交往。
当传统的交流方式难以实现时，更需要视觉、感观以及信息交流。
正因为如此，促进了卫星通信、微波通信、有线/无线传输技术的发展，也推动信息压缩技术和宽带传输技术，同时推动了安防业的迅猛发展。
视频信息传输和视频通讯的猛增，给视频压缩技术带来了很大挑战。
无论是互联网还是无线网络，都需要一种新型的压缩算法，新算法要求高压缩比，且能适应不同的网络环境。
以较小的失真、较高的压缩比、更小的花费、较低的码率在信道中传递视频，进行多媒体通信是今后视频压缩技术研究的一个方向。
H.264，又称MPEG-4part10，也称AVC(AdvancedVideoCoding)，是一个数字视频压缩标准，由VCEG(ITU-TVideoCodingExpertsGroup)和MPEG(ISO/IECMovingPictureExpertsGroup)联合组成的JVT(JointVideoTeam)于2003年3月正式发布[1，2]。
H.264标准的主要目标就是在同等保真条件下，提高编码效率。
这是一对矛盾，既然要求图像不失真，则图像传输的比特数就大，在网络带宽一定的情况下，图像信号传输的速度就快，因此，只有提高编码效率才能实现。
H.264的源起在以往众多的视频编码算法中，被广泛认可并应用于实际的是ISO/IEC制定的MPEG-X和ITU-T制定的H.26x两大系列视频编码国际标准。
H.261是早期的编码标准，主要是规范ISDN网上的会议电视和可视对讲。
它采用的是可减少时间冗余的帧间预测和减少空间冗余的DCT变换的混合编码方法，以及ISDN信道匹配，其输出码率是P×64kbit/s。
P较小时，传输清晰度不太高的图像;P较大时，可以传输清晰度较好的会议电视图像。
音视频编解码原理
音视频编解码原理
音视频编解码原理是指将音频和视频信号转化成数字信号的过程。
编码是将原始的音频、视频数据通过一种特定的算法转化为数字信号的过程，而解码是将数字信号重新还原为原始的音频、视频数据的过程。
在音频编解码原理中，常用的编码方式包括PCM编码、MP3编码、AAC编码等。
PCM编码是一种无损压缩的编码方式，它将模拟音频信号通过采样和量化的方式转化为数字信号。
MP3编码是一种有损压缩的编码方式，它通过对音频信号的频域信息进行压缩，从而减小文件的大小。
AAC编码是一种采用人类听觉模型的有损压缩编码方式，它在保持音频质量的同时，能够显著减小文件的大小。
在视频编解码原理中，常用的编码方式包括MPEG编码、H.264编码、H.265编码等。
MPEG编码是一种以压缩帧为基本单位的编码方式，它通过对连续帧之间的差异进行编码，实现对视频信号的压缩。
H.264编码是一种采用基于运动补偿的编码方式，它通过对运动部分和非运动部分的差异进行编码，从而实现对视频信号的压缩。
H.265编码是一种比H.264更高效的编码方式，它采用了更加先进的技术，能够在保持视频质量的同时，减小文件的大小。
在音视频编解码原理中，编码和解码是相互配合的过程。
编码将音频、视频信号转化为数字信号，减小了数据的体积；解码将数字信号还原为原始的音频、视频数据，恢复了信号的完整
性。
通过音视频编解码技术，可以实现音频、视频的高质量传输和存储，提升了音视频应用的效果和用户体验。
h264芯片
h264芯片H.264芯片，也被称为AVC（Advanced Video Coding），是一种视频压缩标准，被广泛应用于视频编码和解码设备中。
以下是关于H.264芯片的1000字介绍：第一部分：H.264芯片的背景和概述（200字）H.264是一种视频压缩标准，由国际电信联盟（ITU）和国际标准化组织（ISO）共同开发。
它被认为是当前最先进的视频压缩技术之一，具有卓越的压缩性能和视频质量。
H.264芯片是实现H.264视频编码和解码功能的专用芯片，其设计和优化旨在提高视频传输和存储的效率。
第二部分：H.264芯片的工作原理（300字）H.264芯片通过采用一系列算法和技术，将视频信号压缩为更小的比特流，以减少数据量并提高传输效率。
在视频编码方面，H.264芯片使用了多种技术，包括运动补偿、变换和量化等。
运动补偿技术通过在连续的视频帧之间检测和预测移动物体的位置，从而减少重复信息的传输。
变换技术将视频信号从时域转换为频域表示，以便更好地进行压缩。
量化技术通过减少视频信号的精度和细节，以减少比特流的大小。
在视频解码方面，H.264芯片将接收到的压缩比特流转换为可视的视频帧。
它通过反向过程解压缩比特流，恢复出原始视频信号。
解码过程主要包括解码器的控制、解码过程和图像恢复等步骤。
H.264芯片通常会集成在视频编码和解码设备中，如数字摄像机、视频会议系统和流媒体服务器等。
第三部分：H.264芯片的应用领域（300字）H.264芯片被广泛应用于多个领域，其中包括数字媒体领域、通信领域和安全领域。
在数字媒体领域，H.264芯片常用于数字摄像机和网络摄像机等设备，用于实时视频传输和存储。
它可以提供高质量的视频效果，并减少存储空间和带宽消耗。
在通信领域，H.264芯片被广泛应用于视频会议系统、手机和IP电话等设备，用于实时视频通信。
它可以提供更流畅和清晰的视频通话体验。
在安全领域，H.264芯片还可以用于视频监控系统和安防设备，实现高效的视频压缩和存储。
H.264高清解码器帧率控制显示系统的SOC实现
��
2 012年第 2期 （总第 2 66 期 ）
有线电视技术
数字电视
图3
H �264 解码器显示控制模块的软件框图
3
解码器显示控制的软硬件的 设计及实现
3.1 解码器显示控制系统软硬件的划分 软硬件的划分成为一个关键 � 一般而言， 软件比
图2
H .264 显示控制模块框图
较灵活， 易于修改， 擅长处理比较复杂的部分， 而硬件 � � � � � � � � � 且记 =1 ； 则反之， 硬件控制比较简单， 速度快� 在 H .264 解码器 � � （2） D B 内存回收： 当 D B 满的时候， 必须回收 中的显示模块中，使用 C 解决方案可以让软硬件 � 一帧空间以让后续图像能够解下去� D B 满时， 软件 协同工作， 各取所长� 在 H .264 解码器显示模块中， 其 � � � � � � � � � � � � � � 会取出 C 最小的 ， 且不作为参考 （ =0 ） 中 D B 的管理比较复杂， 因此， 主要由软件管理； 而 � � � � � � � � � 的图像作为回收对象 �若该图像的 =0 ， 则立 显示的具体机制则是由硬件完成，因此 D B 的管理 � � � � � � � � � � � � � � � � � � 即将该图像的 发到硬件 中 （这种 中 信号是由硬件来控制的 � 软硬件的交 � � � � � � � � 情况比较少见 ） �软件通过 总线将该图像的 互可以由 总线来实现� 显示模块的主要框图 � � � � � � � � � � � � � � � � � � � 信息读起来 � 如果 =1 ； 那么 如图 2 所示 � 其中软件部分是 1 200 F � 说明该图像已经显示过了，可以立刻回收该空间， 如 3.2 软件管理 � � � � � � � � � � � 果 =0 ；那么说明该图像还没有显示或是 H .264 显示 模块的软件 部分的主 要框图如 图 3 正在显示，不可以回收� 软件将继续对该图像进行 所示， 软件部分主要用来控制内存分配与回收， 显示 � � � � � � � � � � � � � � � � � � � 检查； 直到 =1 � 顺序的计算等功能 � 3.3 硬件部分 （1） 取显示 ： 比较 D B 中各图像的 C， 取出 C 最小并且还未显示过的图像 （ =0 ） � 硬件部分完成了两个功能 �H � 264 解码器显示控 制模块的硬件框图如图 4 所示 � 如 果 该图 像 满足 要 求， 则 将 该图 像 的 � � � � � � � � � � � （1） （ ） 通过 传给硬件 ， 并
Hi3510工作原理,Hi3510 -H.264 BP算法的
Hi3510 工作原理,Hi3510 -H.264 BP 算法的Hi3510 工作原理Hi3510 -H.264 BP 算法的视频压缩芯片Hi3510 是海思公司推出的一款基于H.264 BP 算法的视频压缩芯片，该芯片采用ARM+DSP+硬件加速引擎的多核高集成度的SoC 构架，具备强大的视频处理功能。
可实现DVD 画质的实时编码性能，能自适应各种网络环境，确保画面的清晰度和实时性，低码率的H.264 编码技术极大减少网络存储空间，并通过集成DES/3DES 加解密硬件引擎确保网络安全。
Hi3510 采用0.13μm工艺、LFBGA400 封装，大小为19×19mm,引脚间距为0.8mm，片内集成了包括数字视频接口、USB、ETH、I2S、I2C、GPIO、SPI、UART、SDRAM、DDR 等接口，满足各种应用场景的设备开发的同时能大大降低了设备的BOM 成本。
Hi3510 的工作原理：视频输入单元通过ITU-R BT.601/656 接口接收由VADC 输出的数字视频信息，并通过AHB 总线把接收到的原始图像写入到外存(SDR SDRAM 或DDR SDRAM)中;视频编解码器从外存中读取图像,进行运动估计(帧间预测)、帧内预测、DCT 变换、量化、熵编码(CAVLC+Exp-Golomb)、IDCT 变换、反量化、运动补偿等操作，最后将符合H.264 协议的裸码流和编码重构帧(作为下一帧的参考帧)写入到外存中；视频输出单元从外存中读取图像并通过ITU-R BT.601/656 接口送给VDAC 进行显示,应用的需求不同，视频输出单元从外存中读取的图像内容也不同,当需要对输入图像进行预览时，视频输出单元从外存中读取原始图像，当需要观察视频编码器的编码效果时，视频输出单元从外存中读取编码重构帧；ARM 对视频编码器输出的码流进行协议栈的封装,然后送网口发送，以实现视频点播业务。
如图1 所示，该芯片由ARM＋DSP＋视频编解码加速器＋图形引擎缩放器的核心构成，集成了丰富的外围接口，并内部集成包括如数字水印、DES/3DES 算法，使得单芯片能适应基乎所有的工。
海思 Hi3510 概述
海思Hi3510 概述嵌入式2007-04-07 00:22:58 阅读10 评论0 字号：大中小订阅Hi3510是一款基于ARM9、DSP双处理器内核以及硬件加速引擎的高集成、可编程、支持MPEG-4 AVC/H.264等多协议的高性能通信媒体处理器，可广泛应用于实时视频通信、数字图像监控等领域。
视频处理单元能够支持MPEG-4 AVC/H.264 Baseline、H.263+、H.261、JPEG等多种协议的实时编解码。
MPEG-4 AVC/H.264先进的运动估计、运动补偿、de-blocking技术极大提高了压缩效率及视频质量。
加密、DRM和数字水印技术为数据和通信的安全提供了强有力的保障。
图形处理单元能够提供视频去噪、图像增强，以及运动检测功能；支持任意比例的视频、图形缩放，以及De-interlace处理；支持OSD、2D图形加速，为应用图形界面开发提供丰富的特性。
主要特点CPU Kernel1、ARM926EJ-S，16KB指令Cache和16KB数据Cache2、内嵌16KB指令和8KB数据紧耦合存储器3、哈佛结构的32位RISC处理器4、DSP增强结构，内嵌32×16MAC5、Java硬件加速6、内置MMU，支持多种开放式操作系统7、工作频率可以达到240MHzDSP Kernel1、3个ALU（1个40位，2个16位）2、8级流水线设计3、4发射超标量结构，双MAC结构Video Codec Performance1、H.264 baseline profile@Level 2.22、H.263+ 视频编解码3、H.261视频编解码4、JPEG编码，支持百万象素级分辨率5、H.264视频编码能力达到D1实时Video Process Performance1、任意比例的视频、图形缩放2、4层OSD；视频层、2个叠加层和硬件鼠标层alpha叠加3、2D图形加速引擎4、移动帧测功能5、区域屏蔽、遮挡报警以太网交换接口1、2个MII/RMII接口2、2个外部10/100 Mbps以太网外部端口与1个内部CPU端口3端口之间通过存储转发的方式实现数据交换3、以太网交换模块可以工作在普通、NAT、监听3种工作模式4、支持广播帧、IP多播帧及两类可配置特殊帧的识别和转发5、支持IEEE 802.1p输出优先级配置，及802.1Q VLAN处理6、1个MDIO接口音视频接口1、音频输入输出接口：·2个I2S音频接口，输入、输出接口各2个通道·16位采样精度，采样率可配置·PCM接口2、视频输入：·ITU-R BT.656/601 YCrCb 4:2:2，8位·数字Camera接口·RAW DATA接口3、视频输出：·ITU-R BT.656/601 YCrCb 4:2:2，8位·24位数字LCD接口，RGB/YCbCr数据格式·RAW DATA接口外部存储器接口1、支持16数据位宽DDR SDRAM接口2、支持32数据位宽SDRAM接口3、支持8/16/32数据位宽外部静态存储接口4、支持8/16/32数据位宽扩展总线接口外围接口1、USB1.1 Host接口，支持低速、全速模式2、UART，IrDA，I2C接口，SSP/SPI串行接口GPIO，键盘接口安全引擎1、硬件实现AES/DES/3DES多种加密算法2、数字水印技术物理规格1、800mW典型功耗2、支持多级省电模式3、130nm工艺，1.2/3.3 V芯片供电电压4、400 pin LFBGA封装，0.8mm管脚间距，19mm×19mm×1.36mm5、工作环境温度：–25℃～+85℃解决方案视频监控方案优点：1、单芯片实现数字楼宇对讲解决方案2、户户对讲、视频会议等多种应用模式3、视频留言、小区公告等数字媒体扩展功能4、视频电话、彩信、电子政务等多种增值服务平台5、家居监控、探头报警等多种安全模式功能一、数字可视对讲小区组网图二、可视电话组网图PVR解决方案方案优点：1、高性能压缩H.2642、兼容主流操作系统3、强大的网络功能4、单芯片解决方案5、缩短项目开发周期6、项目维护容易7、低功耗解决方案8、超稳定系统9、灵活的产品形态诸如TV内置模块或PVR BOX等实现功能：1、电视节目录制3、可视电话5、远程管理7、本地游戏9、内置硬盘存储11、SD卡存储2、时移电视4、远程监控6、网上冲浪8、在线游戏10、外置USB接口12、Flash播放。
视频编解码芯片
视频编解码芯片视频编解码芯片是一种集成电路芯片，用于实现视频信号的编码和解码功能。
它能够将数字视频信号转换成可传输或存储的压缩格式，同时也能将压缩的视频信号解码成可供显示的数字视频信号。
视频编解码芯片广泛应用于数字摄像机、网络视频传输、家庭娱乐设备等领域。
视频编解码芯片具有以下主要特点和功能：1.视频压缩编码：视频编解码芯片能够将输入的原始视频信号进行压缩编码，以减少视频数据的传输或存储量。
常用的视频压缩编码算法包括H.264、H.265等。
2.压缩比控制：视频编解码芯片可以根据需求控制压缩比，以在传输带宽和存储容量之间取得平衡。
通过调整压缩参数，可以实现不同的视频质量和带宽消耗。
3.多种格式支持：视频编解码芯片支持多种视频格式的编码和解码，包括MPEG-2、MPEG-4、AVC（H.264）、HEVC （H.265）等。
这样可以保证与不同设备和系统的兼容性。
4.多通道处理：视频编解码芯片通常支持多通道的视频处理，可以同时处理多路视频信号。
这样可以实现多画面拼接、多路视频监控等功能。
5.图像增强和处理：视频编解码芯片可以对视频图像进行增强和处理，以提升图像质量。
例如，可以进行去噪、锐化、颜色校正、画面平滑等处理。
6.低功耗设计：视频编解码芯片通常采用低功耗设计，以满足节能和长时间使用的需求。
这样可以在不影响性能的前提下，降低功耗和发热量。
7.硬件加速：部分视频编解码芯片支持硬件加速，提供更快的编码解码速度和更高的处理性能。
这样可以保证实时性和流畅度，适用于高清视频和4K视频等高清晰度的应用场景。
8.接口和通信：视频编解码芯片通常提供多种接口和通信方式，以便于与其他设备进行连接和数据交互。
常见的接口有HDMI、USB、以太网等，可以实现视频输入、输出和传输。
总之，视频编解码芯片通过实现视频信号的压缩编码和解码，为数字摄像机、网络视频传输、家庭娱乐设备等提供了高效、稳定和高质量的视频处理能力。
随着数字视频技术的发展，视频编解码芯片也在不断提升性能和功能，应用领域越来越广泛。
海思HI35XX之---音频模块使用总结
海思HI35XX之---音频模块使用总结
AUDIO 模块包括音频输入、音频输出、音频编码、音
频解码四个子模块。
音频输入和
输出模块通过对Hi35xx 芯片SIO 接口的控制实现音频输入输出功能。
音频编码和解码模块提供对G711、G726、ADPCM 格式的音频编解码功能，并支持录制和播放LPCM格式的原始音频文件。
音频输入输出接口SIO（Sonic Input/Output），用于和Audio Codec 对接，完成声音的录制和播放。
对每个SIO 接口的音频输入和音频输出功能，软
件分别用AI 和AO 两个模块来管理，称之为AI 设备和AO 设备，并按照SIO 序号为其编号。
例如与SIO0 接口对应的软件设备分别为AiDev0 和AoDev0。
HI3518录音和播放原理：
录音：原始音频信号以模拟信号的形式给出后，通
过Audio Codec，按一定采样率和采样精度转换为数字信号。
Audio Codec 以I2S 时序或PCM 时序的方式，将数字信号传输给SIO 接口，SIO 支持多路复用的接收模式。
Hi35xx 芯片利用DMAC 将SIO 接口中的音频数据保存到内存中，
完成录音操作。
播放：Hi35xx 芯片利用DMAC 将内存中的数据。
增强型解码器使用说明书
增强型 H.264 网络视频解码器使用手册(带遥控器，VGA输出)目录1、引言 (3)1.1编写目的 (3)1.2使用范围 (3)2产品介绍 (3)2.1产品简介 (3)2.2产品技术规格 (3)3产品使用 (4)3.1装箱清单 (4)3.2产品安装注意事项 (4)3.3连接示意图 (6)3.4设置解码器 (6)3.4.1搜索设备 (6)3.4.2添加解码器 (7)3.4.3解码器参数设置 (9)3.4.4解码器通道设置 (10)3.4.5报警参数设置 (10)3.4.6音频、对讲 (12)3.4.7轮询设置 (12)3.4.8云台控制 (13)3.4.9工具 (14)3.4.10使用软件DMatrix升级 (15)3.5虚拟键盘的使用（遥控器的使用） (16)3.5.1主菜单说明 (16)3.5.2显示模式显示模式界面 (17)3.5.3连接菜单 (17)3.5.4地址薄菜单（此功能暂未实现） (18)3.5.5循环连接菜单 (18)3.5.6循环设置菜单 (18)3.5.7添加循环服务器菜单界面 (19)3.5.8启动、停止音频 (20)3.5.9启动、关闭对讲 (20)3.5.10系统设置菜单界面 (20)3.5.11 网络设置菜单界面 (21)3.5.12系统参数菜单界面 (22)3.5.13视频参数页面（VGA输出） (23)3.5.14音频参数设置页面 (23)3.5.15 云台控制菜单界面 (24)3.5.16报警状态菜单界面 (25)3.5.17 报警设置菜单界面 (25)4.常见问题解答 (27)附录A 球型摄像机键盘的使用 (28)1、引言1.1编写目的本手册为商务人员及最终用户了解产品性能、设计方案、合理使用产品而编制。
1.2使用范围本手册使用人员：最终用户、商务人员、技术支持人员。
本手册涉及内容：增强型H.264网络视频解码器的产品介绍、性能参数和使用功能说明。
本手册涉及机型：单路增强型H.264解码器、4路增强型H.264解码器。
Hi3510 HiBoot
文档版本 02 (2006-12-20)
深圳市海思半导体有限公司
i
Hi3510 HiBoot 移植应用 Application Notes
插图目录
插图目录
图 4-1 CodeWarrior 窗口 ..................................................................................................................................4-3 图 4-2 New 窗口 ...............................................................................................................................................4-4 图 4-3 flash_easy_prj 工程窗口 .......................................................................................................................4-4 图 4-4 Add Files 窗口 .......................................................................................................................................4-5 图 4-5 已添加文件的 flash_easy_prj 工程窗口..............................................................................................4-6 图 4-6 Debug 下拉组合框 ................................................................................................................................4-7 图 4-7 Debug 设置窗口 ....................................................................................................................................4-8 图 4-8 各种语言编译器设置...........................................................................................................................4-9 图 4-9 程序代码和数据代码地址设置窗口 .................................................................................................4-10 图 4-10 AXD Debugger 窗口.......................................................................................................................... 4-11 图 4-11 Command Line Interface 窗口...........................................................................................................4-12 图 4-12 Top 堆栈地址设置窗口.....................................................................................................................4-13 图 4-13 运行后的映象文件窗口...................................................................................................................4-14 图 4-14 再次运行后的命令窗口...................................................................................................................4-15 图 4-15 已指定 HiBoot 文件和 Flash 起始地址的命令窗口.......................................................................4-16 图 4-16 烧写 HiBoot 成功后的窗口 .............................................................................................................4-17 图 5-1 Magic-ICE 与主机连接示意图.............................................................................................................5-2 图 5-2 Multi-ICE Server 窗口...........................................................................................................................5-3 图 5-3 查找 ARM 芯片窗口............................................................................................................................5-4 图 5-4 AXD Debugger 窗口..............................................................................................................................5-5 图 5-5 Choose Target 窗口................................................................................................................................5-6 图 5-6 Mutil-ICE 配置信息提示框 ..................................................................................................................5-7 图 5-7 Target 配置窗口.....................................................................................................................................5-8
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
H.264音视频编解码SoC芯片Hi3510的原理和应用
进入网络时代以来，庞大的信息流带来了人类文化的丰富，也带来了存储信息的烦恼。
尤其是视频信息的庞大数据，催生了视频压缩技术的需求。
视频压缩技术成为多媒体时代最热门的技术之一，并广泛地应用在电视、电影、可视电话、视频会议、远程监控等图像传输和存储的领域。
H.264视频压缩原理
从信息论观点来看，图像作为一个信源，描述信源的数据是信息量(信源熵)和信息冗余量之和。
信息冗余量有许多种，如空间冗余、时间冗余、结构冗余、知识冗余、视觉冗余等，数据压缩实质上是减少这些冗余量。
可见冗余量减少可以减少数据量而不减少信源的信息量。
从数学上讲，图像可以看作一个多维函数，压缩描述这个函数的数据量实质是减少其相关性。
根据图像信息的组成元素，H.264采用了帧内预测、帧间预测、运动估值和运动补偿、整数变换等方式，以提高对图像的压缩率。
其中帧内预测是H.264根据图像中相邻像素可能相同的性质，利用相邻像素的相关性，采用新的帧内预测模式，通过当前像素块的左边和上边的像素(已编码重建的像素)进行预测，只对实际值和预测值的差值进行编码，从而能用较少的比特数来表达帧内编码的像素块信息；而帧间预测通过多帧参考和更小运动预测区域等方法对下一帧进行精确预测，从而减少传输的数据量，实现降低图像的时域相关性。
H.264把运动估值和帧内预测的残差结果从时域变换到频域，使用了类似于4×4离散余弦变换(DCT)的整数变换，而不是像MPEG-2和MPEG-4那样采用8×8 DCT的浮点数变换。
以整数为基础的空间变换具备效果好、计算快(只需加法与移位运算)，反变换过程中不会出现适配问题等优点，并且结合量化过程，保证了在16位计算系统中，计算结果有最大精度且不会溢出。
4×4的变换块也8×8更能减少块效应和震铃效应。
Hi3510工作原理
Hi3510是海思公司推出的一款基于H.264 BP算法的视频压缩芯片，该芯片采用ARM+DSP+硬件加速引擎的多核高集成度的SoC构架，具备强大的视频处理功能。
可实现DVD画质的实时编码性能，能自适应各种网络环境，确保画面的清晰度和实时性，低码率的H.264编码技术极大减少网络存储空间，并通过集成DES/3DES加解密硬件引擎确保网络安全。
Hi3510采用0.13μm工艺、LFBGA400封装，大小为19×19mm,引脚间距为0.8mm，片内集成了包括数字视频接口、USB、ETH、I2S、I2C、GPIO、SPI、UART、SDRAM、DDR等接口，满足各种应用场景的设备开发的同时能大大降低了设备的BOM成本。
Hi3510的工作原理：视频输入单元通过ITU-R BT.601/656接口接收由VADC输出的数字视频信息，并通过AHB总线把接收到的原始图像写入到外存(SDR SDRAM或DDR SDRAM)中;视频编解码器从外存中读取图像,进行运动估计(帧间预
测)、帧内预测、DCT变换、量化、熵编码(CAVLC+Exp-Golomb)、IDCT变换、反量化、运动补偿等操作，最后将符合H.264协议的裸码流和编码重构帧(作为下一帧的参考帧)写入到外存中；视频输出单元从外存中读取图像并通过ITU-R BT.601/656接口送给VDAC进行显示,应用的需求不同，视频输出单元从外存中读取的图像内容也不同,当需要对输入图像进行预览时，视频输出单元从外存中读取原始图像，当需要观察视频编码器的编码效果时，视频输出单元从外存中读取编码重构帧；ARM对视频编码器输出的码流进行协议栈的封装,然后送网口发送，以实现视频点播业务。
如图1所示，该芯片由ARM＋DSP＋视频编解码加速器＋图形引擎缩放器的核心构成，集成了丰富的外围接口，并内部集成包括如数字水印、DES/3DES算法，使得单芯片能适应基乎所有的工作，降低与其它芯片配合的开发难度，也免除厂商对算法等标准部分的内容进行重复开发，大大降低了设备厂商的投入门槛。
配合海思不同应用形态的开发包，可以开发出PMP、可视电话、网络监控、PVR、可视对讲等各种产品。
图1：Hi3510 H.264音视频编解码SoC逻辑框图。
Hi3510编解码方案的实现
作为SoC架构的编解码芯片，Hi3510在设计时充分考虑到兼容性和使用的方便性。
支持几乎所有的公司生产的系列AD/DA芯片。
Hi3510既可以作为独立的编码器工作，也可以作为独立的解码器工作，也可以同时编解码工作，充分考虑到了编解码市场的各种应用场合。
Hi3510是一个典型的多应用的单芯片解决方案，大大降低了设备的BOM组成和成本。
如图2所示为芯片同时编解码的应用。
图2：Hi3510是一款典型的多应用的单芯片解决方案。
i3510编解码的应用
Hi3510自带的Linux操作系统(同时支持Vxworks、WinCE等开放式操作系统)和ARM处理器，使得芯片除了编解码功能外，还可以实现许多丰富的应用功能开发。
如图2所示，只要附加一片普通AD就可实现复合视频信号的数字化、压缩和存储和传输的功能。
Hi3510开发包提供上层API接口，就可以调用实现所有的芯片功能，并能开发自己的个性化功能。
图3为芯片的编码方案的应用设计。