VHDL硬件描述语言与数字逻辑电路设计(第五版)侯伯亨章 (2)
VHDL语言介绍
VHDL语言介绍VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，用于描述数字电路的结构和行为。
它是一种高级编程语言，用于描述数字系统中的硬件功能。
VHDL是一种被广泛应用于数字系统设计的硬件描述语言，它可以用于描述数字系统的结构和功能，并且允许进行仿真、综合和验证。
VHDL最初是由美国国防部（DoD）为了应对不同供应商生产的不同硬件之间互通性的问题而开发的。
它提供了一种用于描述数字电路的方法，可以在不同供应商的工具之间进行交换。
VHDL已成为一种行业标准，在数字系统设计领域被广泛应用。
VHDL的语法类似于Ada编程语言，它使用关键字、运算符和数据类型来描述数字系统中的硬件元素。
VHDL中的关键概念包括实体（entity）、架构（architecture）和过程（process）。
实体描述了数字系统的接口和功能，架构描述了数字系统的内部结构和行为，而过程描述了数字系统中的操作和控制。
VHDL主要有两种用途，一是用于模拟和验证数字系统的功能，二是用于综合数字系统的设计，生成实际的硬件电路。
在模拟和验证阶段，设计师可以使用VHDL描述数字系统的功能，并通过仿真工具对其进行验证。
在综合阶段，设计师可以使用VHDL描述数字系统的结构，并通过综合工具生成对应的硬件电路。
VHDL的优点在于其强大的表达能力和灵活性。
设计师可以使用VHDL描述各种复杂的数字系统，包括处理器、通信接口、存储器等。
VHDL还提供了丰富的数据类型和运算符，使设计师可以轻松地描述数字系统中的各种操作。
除了描述数字系统的结构和行为，VHDL还提供了丰富的标准库和模块化编程的方法。
设计师可以使用标准库中提供的各种功能模块来加速开发过程，并且可以将自己设计的模块封装成库以便重复使用。
VHDL还支持面向对象的设计方法，设计师可以使用面向对象的技术来组织和管理复杂的数字系统。
通过使用面向对象的方法，设计师可以将数字系统分解成多个模块，每个模块都有自己的接口和功能，并且可以通过继承和复用来简化设计过程。
教材《VHDL硬件描述语言与数字逻辑电路设计》候伯亨顾
教材：《VHDL硬件描述语言与数字逻辑电路设计》候伯亨 顾新西安电子科技大学 参考书：《EDA与数字系统设计》李国丽等机械工业出版社十、具有四种信号灯的交通灯控制器1、设计要求设计一个只有四种信号灯的交通灯控制器。
设计要求是：由一条主干道和—条支干道汇合成十字路口，在每个入口处设置红、绿、黄、左拐允许四盏信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外，左拐灯亮允许车辆向左拐弯。
信号灯变换次序为：主支干道交替允许通行，主干道每次放行40s，亮5s红灯让行驶中的车辆有时间停到禁行线外，左拐放行15s，克5s红灯；支干道放行30s，亮5s黄灯，左拐放行15s，亮5s红灯……。
各计时电路为倒计时显示。
其系统框图如图7-1所示。
图10-1 具有四种信号灯的交通灯控制器系统框图2、设计提示此设计问题可分成定时模块、主控电路、译码驱动电路和扫描显示几部分。
定时模块中设置40s、30s、15s、5s计时电路，倒计时可以用减法计数器实现。
状态表如表10-1所示。
表10-1 状态表由于主干道和支干道红灯亮的时间分别为55s和65s，所以，还要设置55s、65s倒计时显示电路。
主控电路和译码显示电路的设计，这里状态数为8个，要用3个JK触发器才能完成主控时序部分的设计。
设置主干道红灯显示信号为LAl，黄灯显示信号为LA2，绿灯信号LA3；左拐灯信号LA4，支干道红灯显示信号LB1，黄灯显示信号LB2，绿灯信号LB3，左拐灯信号LB4。
设置系统使能信号为EN，时钟信号为clk 。
硬件系统示意图如图10-2所示。
图10-2 具有四种信号灯的交通灯控制器硬件系统示意图。
硬件描述语言第01讲
VHDL语言载体背景：设计流程
设计输入：将设计的电路逻辑功能按照开发系统要求 的形式表达出来，有如下三种方式：
（1）原理图输入方式 适用于对系统及各部分电路很熟悉的场合。 （2）硬件描述语言输入方式
硬件描述语言是用文本方式描述设计，硬件描 述语言有ABEL、AHDL、VHDL、Verilog等，其中VHDL 和Verilog已成为IEEE标准。
类属声明：确定实体或组件中定义的局部常数。是一种端口 界面常数。 常以说明的形式放在实体或结构体前 的说明部分。它的值可由实 体外部提供。
Generic (常数名称：数据类型 [：= 缺省值] {；常数名称：数据类型 [：= 缺省值]}}； 例： generic (width : integer : = 16) ;
1.3 VHDL程序结构
基 本 结 构
1.3 VHDL程序结构
ENTITY 实体名 IS 类属声明 端口声明 END 实体名; ARCHITECTURE 构造体名 OF 实体名 IS 枚举数据类型 内部信号声明 元件声明 BEGIN 信号赋值语句 进程语句 元件例化 END 构造体名;
基 本 结 构
（3）波形输入方式
VHDL语言载体背景：设计流程
设计处理
逻辑优化：把逻辑描述转变为最适合在器件中实现的 形式，优化使设计所占用的资源最少。 逻辑综合：将多个模块化设计文件合并为一个网表文 件。 适配：确定优化后的逻辑能否与器件中的宏单元和 I/O单元适配。 分割：将大的设计分割为多个便于器件内部资源实现 的逻辑小块的形式。 布局与布线：将已分割的逻辑小块放到器件内部逻辑 资源的具体位臵并利用布线资源完成各功能块之间的 连接。 生成编程文件：生成可供器件编程使用的数据文件。
硬件描述语言VHDLPPT精选文档
END kxor;
ENTITY、IS、PORT、IN、OUT和END为关键字； ENTITY...END之间表示实体内容； kxor表示实体的名称，即电路的符号名； PORT——端口（引脚）信息关键字，描述了信号的流向； std_logic表示信号取值的类型为标准逻辑。
1. entity实体描述格式
entity 实体名 is
[generic（类属表）；]
[port（端口表）；]
[declarations说明语句；]
[begin
实体语句部分]；
end [实体名]；
[ ]表示其中的部分是可选项。 10
1. entity实体描述格式
实体语句的一般格式 ENTITY 实体名 IS
y: out bit);
--输出信号：y，为bit数据类型
end mux21;
--实体描述结束
13
3.类属表 类属表：描述的是实体与外界通信的静态信息通道。类属表主 要用来规定端口的大小，实体中元件的数目，实体的定时特性 等。通常放在端口语句之前。 类属表的书写格式：
generic （[常量]名字表：[in]类属标识[：=初始值]；…）； 例如：generic（wide：integer：=32）；
15
Out与Buffer的区别
Entity test1 is port(a: in std_logic; b,c: out std_logic ); end test1;
architecture a of test1 is begin
b <= not(a); c <= b;--Error end a;
vhdl硬件描述语言
1.2 利用VHDL语言的硬件电 路设计方法
主要内容 1.0 关于EDA技术 1.1 传统硬件设计方法 1.2 利用VHDL语言的硬件电路设计方法 1.3 利用VHDL语言设计硬件电路的优点
实用文档
1.3 利用VHDL言设计硬件电 路的优点
优点： 1。设计技术齐全、方法灵活、支持广泛 2。系统硬件描述能力强 3。VHDL语言可以与工艺无关编程 4。VHDL语言标准、规范、易于共享和复
实用文档
1.1 传统硬件设计方法
主要特征： 1. 采用自下自上(Bottom Up)的设计方法 2. 采用通用的数字逻辑器件 3. 在系统硬件设计的后期进行仿真和调试 4. 主要设计文件是电原理图
实用文档
第1章数字系统硬件设计概述
主要内容 1.0 关于EDA技术 1.1 传统硬件设计方法 1.2 利用VHDL语言的硬件电路设计方法 1.3 利用VHDL语言设计硬件电路的优点
VHDL语言只是硬件描述语言家族中的一 员硬件描述语言有数十种之多，常用的 有VHDL、Verilog HDL、ABEL_HDL。
实用文档
1.2 利用VHDL语言的硬件电 路设计方法
硬件描述语言设计的特点： 1.采用自上至下的设计方法
实用文档
1.2 利用VHDL语言的硬件电 路设计方法
行为描述举例：【实例1-1 】 结构描述举例：【实例1-2 】 注意： 1。该程序要通过必须要有包集合NEW的存在才行，且所有用到的元件必须
还要对这一程序可能耗费的硬件资源有一明确的估计； 5. 学习过程中，要善于总结经验，尽可能地了解软件语句与硬件
结构间的联系，在实践过程中，提高通过驾御软件语句来控制 硬件构成的能力。
实用文档
硬件描述语言及应用
VHDL硬件描述语言与数字逻辑电路设计修订版教学设计
VHDL硬件描述语言与数字逻辑电路设计修订版教学设计简介数字逻辑电路设计是电子信息工程专业的重要基础课程之一，是电子技术、计算机科学与技术等专业的核心课程。
数字电路的设计需要借助硬件描述语言，VHDL 是目前广泛应用的硬件描述语言之一。
本教学设计旨在帮助学生掌握VHDL语言的基本语法和使用方法，同时培养学生的数字电路设计能力，提高学生的实践应用能力。
教学目标1.掌握VHDL硬件描述语言的基本语法和编写方法；2.理解数字电路的基本原理和设计思路；3.初步掌握数字电路的设计方法和工具；4.能够运用所学知识设计、测试和验证数字电路。
教学内容第一周：数字电路基础1.数字电路的概念、分类和特点；2.布尔代数和逻辑运算；3.基本逻辑门及其特性。
第二至三周：VHDL简介及基本语法1.VHDL语言的概述和发展历程；2.VHDL语言中的数据类型和运算符；3.VHDL中模块的定义和实例化。
第四至五周：VHDL的结构体和数组1.VHDL结构体的定义和使用；2.VHDL数组的定义和使用；3.VHDL中多维数组的定义和使用。
第六至七周：VHDL数字电路建模1.VHDL中数字电路的建模方法；2.VHDL中数字电路的测试和验证方法。
第八周：VHDL数字电路实验1.VHDL数字电路设计实验的概述；2.VHDL数字电路设计实验的设计和验证。
教学方法本教学设计旨在培养学生的实际应用能力，故采用以实验为主、教学和实验相结合的教学模式。
在课堂讲授的基础上，设置数次小型实验和1次大实验，要求学生按照规定的实验内容和实验要求，独立完成实验。
实验内容1.VHDL模块的设计和仿真；2.VHDL数字电路的设计、仿真和验证；3.VHDL数字电路的综合和布局。
教学评价本教学设计采用多种评价方式，包括课堂表现、小型实验、大型实验和综合评价等。
其中，大型实验占据了60%以上的实验分数，要求学生在指定的时间内，完成从数字电路建模到综合布局的全部环节，并提交完整的实验报告。
《VHDL硬件描述语言》课程教学大纲
《VHDL硬件描述语言》课程教学大纲课程代码：ABJD0414课程中文名称: VHDL硬件描述语言课程英文名称：Very-High-Speed Integrated Circuit HardwareDescription Language课程性质：必修课程学分数：2学分课程学时数：32学时授课对象：自动化专业本课程的前导课程：电路，模拟电子，C语言程序设计一、课程简介本课程是电类专业的专业基础课，要求学生通过本课程的学习和实验，初步掌握常用EDA工具的使用方法、FPGA的开发技术以及VHDL语言的编程方法。
能比较熟练地使用QuartusII等常用EDA软件对FPGA和CPLD作一些简单电路系统的设计，同时能较好地使用VHDL语言设计简单的逻辑电路和逻辑系统，学会行为仿真、时序仿真和硬件测试技术，为现代EDA工程技术的进一步学习，ASIC器件设计以及超大规模集成电路设计奠定基础。
作为一门专业基础课，除了为现代电子线路课程，软件无线电课程奠定理论和实践方面的基础外，还是其他一些课程的先修课，如微电子导论、现代ASIC设计、硬件描述语言仿真/综合器设计、大规模集成电路设计等。
二、教学基本内容和要求（一）概论介绍现代EDA技术，VHDL概况，介绍自顶向下的系统设计方法以及FPGA和CPLD的基本技术，要求对现代EDA技术及实现工具的使用方法和发展情况有一初步了解。
重点与难点：EDA技术的设计工具（二）EDA设计流程及工具首先介绍基于EDA软件的FPGA/CPLD开发流程和ASIC设计流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后简述QuartusII的基本情况和IP。
重点与难点：EDA仿真设计流程。
（三）FPGA/CPLD结构与应用主要介绍几类常用的大规模可编程逻辑器件的结构和工作原理。
对CPLD的乘积项原理和FPGA的查找表原理分别进行剖析。
最后介绍相关的编程下载和测试技术。
重点与难点：FPGA/CPLD的工作作原理及编程技术。
《硬件描述语言》教学大纲.
《硬件描述语言》教学大纲课程名称：硬件描述语言英文名称：Hardware Description Language课程编号：09420016学时数及学分：64学时 4学分教材名称及作者：侯伯亨顾新编著：《VHDL硬件描述语言与数字逻辑电路设计》出版社、出版时间：西安电子科技大学出版社，1999年本大纲主笔人：侯俊勇一、课程的目的、要求和任务本课程是一门必修课。
主要介绍VHDL语言以及应用VHDL及EDA工具开发设计数字系统的基本方法及技术，具有很强的工程实践性。
本课程的教学目的是，使学生通过对VHDL语言及EDA技术的学习和训练，获得现代硬件数字电路的软件化设计方法，了解并初步掌握当代国际数字技术设计领域的最新技术；激发并调动学生创造性思维能力，为学生在数字技术领域的进一步深入探索和进行创新奠定基础。
二、大纲的基本内容及学时分配基本要求：1．掌握VHDL语言的程序结构、基本描述语句及描述方法；2．熟悉EDA实验开发系统的使用；3．掌握小型数字系统的VHDL设计技术。
教学内容：1．数字系统硬件设计概述（2）传统的硬件设计方法利用硬件描述语言（HDL）的硬件电路设计方法利用VHDL语言设计硬件电路的优点2．VHDL语言程序基本结构（6）VHDL语言设计的基本单元及其构成VHDL语言设计的基本单元及其构成VHDL语言构造体的子结构描述包集合、库及配置3．VHDL语言的数据类型及运算操作符（2）VHDL语言的客体及其分类VHDL语言的数据类型VHDL语言的运算操作符4．VHDL语言构造体的描述方式（6）构造体的行为描述方式构造体的寄存器传输（RTL）描述方式编构造体的结构描述方式5．VHDL语言的主要描述语句5．VHDL语言的主要描述语句（6）顺序描述语句并发描述语句其它语句和有关规定的说明6．数字系统的状态模型（3）二态数值系统三态数值系统四态数值系统九态数值系统十二态数值系统四十六态数值系统7．基本逻辑电路设计（6）组合逻辑电路设计时序电路设计存储器8．仿真及逻辑综合（2）仿真逻辑综合9．计时电路设计实例（6）1/100s计时器的功能要求和结构1/100s计时控制芯片设计10．处理器接口芯片设计实例（6）可编程并行接口芯片设计实例SCI串行接口芯片设计实例键盘接口芯片KBC设计实例11．93版和87版VHDL语言的主要区别（1）VHDL语言93版的特点87版到93版的移植问题12．MAX+plu sⅡ使用说明（8）MAX+plu sⅡ概述建立和编辑一个VHDL语言的工程文件VHDL语言程序的编译VHDL语言程序的仿真三、与其它课程的关系本课程的先修课程是：数字逻辑（数字电子技术）四、考核方式根据学生实际设计，操作实现情况综合评分。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章 数字系统的算法描述
2．乘法器 乘法器可实现的算法很多。2个4位数乘法的运算过程如表 2-1所示。
第2章 数字系统的算法描述
表中有一个9位寄存器，低4位存放乘数。如果乘数的最低 位(寄存器的最低位)为“1”，则将被乘数加到寄存器的b4～ b7位上；如果为“0”，则不作加法，然后向右移一位。再重 复上述过程，直至将乘数全部移出9位寄存器为止(此例中要移 4位)。将这种算法的运算过程用算法流程图来描述，如图27(a)所示，与该算法流程图对应的硬件电路框图如图2-7(b)所 示。
第2章 数字系统的算法描述
2.2 状态机及算法状态机图描述
众所周知，数字系统由控制单元和处理单元两大部分组成。 控制单元在统一的同步时钟控制下，严格按照一定的时间关系 输出控制信号；处理单元一步一步地完成整个数字系统的操作。 这种工作过程用算法流程图是无法正确描述的。 面介绍一种用于描述控制器工作过程的方法，即算法状态机图 (Algorithmic State Machine Flowchart，ASM图)描述方法。
说明该工作框所对应的硬件操作内容及对应的输出信号。
图2-2 工作框
第2章 数字系统的算法描述
(a) 工作框；(b) 对应的逻辑电路 图2-3 工作框与硬件之间的对应关系
第2章 数字系统的算法描述
通常算法流程图与硬件功能有极好的对应关系。也就是说， 一个工作框的功能应该很容易地映射成为一个较基本的逻辑电 路。图2-3(a)描述两个二进制数a和b相加，其结果为输出c的 工作框；图2-3(b)则是实现该工作框功能的逻辑电路。在设计 数字系统时，如用算法流程图描述其功能，则总要经历由粗至 细逐步细化的过程。所以，在数字系统描述的初期，一个工作 框的功能不一定完全能用一个逻辑电路来实现。但是，随着描 述的逐步细化，设计者应考虑每一个工作框的可实现性，只有 这样，算法流程图最后才能被综合成逻辑电路。
第2章 数字系统的算法描述
3．判断框 判断框与程序流程图中所采用的符号一样，用菱形框来描 述。框内应给出判断量和判断条件。根据不同的判断结果，算 法流程图将确定采用什么样的后继操作。判断框必定有两个或 两个以上的后续操作，当后续操作超过3个时可以用若干个判 断框连接来描述。图2-4是用算法流程图中的判断框描述2-4译 码器的示例。图2-4中，输入为a、b，输出为y0、y1、y2、y3， 用4个判断框描述该电路的四种不同的后续操作。
第2章 数字系统的算法描述Fra bibliotek(a) 算法流程图；(b) 硬件电路框图 图2-7 乘法器
第2章 数字系统的算法描述
该乘法器由3大部分组成：9位长的累加器ACC、4位加法器 和1个乘法控制电路。乘法控制电路有3个输入信号和4个输出 控制信号：
(1) Load——累加器数据装载控制信号； (2) sh——累加器移位控制信号； (3) Add——累加器输出相加信号； (4) Done——乘法结束标志信号； (5) clk——时钟信号； (6) START——启动控制信号； (7) M——加被乘数控制信号。
第2章 数字系统的算法描述
1．启动框和结束框 与程序流程图一样，启动框和结束框仅仅表示该算法流程 图的开始和结束，使读者一目了然。一般这两个框可以省略， 而以文字和箭头直接表示，如图2-1所示。
第2章 数字系统的算法描述 图2-1 启动框和结束框
第2章 数字系统的算法描述 2．工作框 如图2-2所示，工作框用一个矩形框表示，在框内用文字
第2章 数字系统的算法描述 第2章 数字系统的算法描述
2.1 数字系统算法流程图描述 2.2 状态机及算法状态机图描述 习题与思考题
第2章 数字系统的算法描述
2.1 数字系统算法流程图描述
2.1.1 算法流程图的符号及描述方法 算法流程图由若干种描述符号构成，即启动框、工作框、
判断框、条件框、结束框及有向线(带有箭头的连线)等。
第2章 数字系统的算法描述
在启动信号有效(START = 1)以前应先将乘数装入累加器， 将被乘数装入被乘数寄存器(该寄存器图中未画出)，即初始化 完毕。在启动信号有效以后，经4个时钟脉冲，乘法操作完成， 其结果将存于累加器ACC中。
如前所述，算法流程图常用于数字系统的行为描述，它仅 仅规定了数字系统的一些操作顺序，而并未对操作的时间和操 作之间的关系做出严格的规定。因而它常用于验证数字系统数 学模型的正确性，对其硬件的可实现性未作更多的关注。
第2章 数字系统的算法描述
(a) 算法流程图；(b) 对应的硬件框图 图2-6 4位串行加法器
第2章 数字系统的算法描述
一位全加器实现2个二进制位的相加，其输入、输出连接 如图2-6(b)所示。
需要说明的是，为简化电路，该电路的初始化未包含在上 述电路框图中。
如图2-6(a)所标明的一样，如果算法流程图描述适当，则 其各工作框和判断框等都会有较好的对应关系，这样会给电路 设计带来很大的方便。但是，毕竟算法流程图更贴近数字系统 的行为描述，当数字系统较复杂时这种对应关系就不那么紧密 了。
第2章 数字系统的算法描述
2.2.1 状态机的分类及特点 控制器按一定时序关系产生一系列的时序控制信号，因此
它必定包含时序电路。根据时序输出信号产生的机理不同，时 序电路可以分成两类：米勒(Mealy)型和摩尔(Moore)型。
1．米勒型时序电路 米勒型时序电路的典型结构如图2-8所示。
第2章 数字系统的算法描述 图2-8 米勒型时序电路的典型结构
第2章 数字系统的算法描述 图2-4 判断框
第2章 数字系统的算法描述 图2-5 条件框
第2章 数字系统的算法描述
2.1.2 算法流程图描述数字系统实例 为了熟悉算法流程图描述方法，现举几个例子加以说明。 1．串行加法器 串行加法器是利用一位加法器实现两个多位二进制数据相
加的电路。4位串行加法器的算法流程图如图2-6(a)所示，其 对应的硬件电路框图如图2-6(b)所示。该4位串行加法器电路 由5部分组成：加法控制电路、累加器、加数寄存器、一位全 加器和进位位寄存器。