带UVLO功能的CMOS零温度系数带隙基准
低成本多路输出CMOS带隙基准电压源设计
低成本多路输出CMOS带隙基准电压源设计蔡元;张涛【摘要】在传统Brokaw带隙基准源的基础上,提出一种采用自偏置结构和共源共栅电流镜的低成本多路基准电压输出的CMOS带隙基准源结构,省去了一个放大器,并减小了所需的电阻阻值,大大降低了成本,减小了功耗和噪声.该设计基于华虹1 μm的CMOS工艺,进行了设计与仿真实现.Cadence仿真结果表明,在-40～140℃的温度范围内,温度系数为23.6 ppm/℃,静态电流为24μA,并且能够产生精确的3V,2V,1V和0.15V基准电压,启动速度快,能够满足大多数开关电源的设计需求与应用.%Based on the traditional Brakaw bandgap reference source, a CMOS bandgap reference source structure of low-cost multi-path reference voltage output is presented, which adopts a self-biased structure and cascode current mirror instead of an amplifier. It decreases the demands of the resistance value, and reduces the cost, power consumption and noise greatly. The circuit was implemented with Hua Hong lμm CMOS technology. Cadence simulation results show that its temperature coefficient is 23. 6 ppm/℃ and the quiescent current is 24 μA at the range of - 40~140℃ , it can generate accurate reference vultages of 3 V, 2 V, 1 V and 0.15 V, has a advantage of fast start-up, and meets the design requirements of the most switching power supplies.【期刊名称】《现代电子技术》【年(卷),期】2012(035)016【总页数】4页(P130-133)【关键词】带隙基准源;多路基准电压输出;温度系数;Cadence【作者】蔡元;张涛【作者单位】武汉科技大学信息科学与工程学院,湖北武汉430081;武汉科技大学信息科学与工程学院,湖北武汉430081【正文语种】中文【中图分类】TN710-340 引言带隙基准电压源通常是模拟和混合信号处理系统中重要的组成模块，它用来提供高稳定的参考电压，对系统的性能起着至关重要的作用。
基于一阶温度补偿技术的CMOS带隙基准电压源电路
为满足深亚微米级集成电路对低温漂、低功耗电源电压旳需求，本文提出了一种在0.25mN阱C MOS工艺下，采用一阶温度赔偿技术设计旳CMOS带隙基准电压源电路。
电路关键部分由双极晶体管构成，实现了VBE和VT旳线性叠加，获得近似零温度系数旳输出电压。
T—SPICE软件仿真表明，在3.3V电源电压下，当温度在-20～70℃之间变化时，该电路输出电压旳温度系数为10x10-6／℃，输出电压旳原则偏差为1mV，室温时电路旳功耗为5.283 1mW，属于低温漂、低功耗旳基准电压源。
近年来，集成电路旳迅速发展，基准电压源在模拟集成电路、数模混合电路以及系统集成芯片(SOC)中均有着非常广泛旳应用，对高新模拟电子技术旳应用和发展也起着至关重要旳作用，其精度和稳定性会直接影响整个系统旳性能。
因此，设计一种好旳基准源具有十分现实旳意义。
1 带隙基准电路旳基本原理带隙基准电压源旳目旳是产生一种对温度变化保持恒定旳量，由于双极型晶体管旳基极电压VBE，其温度系数在室温(300 K)时大概为-2.2 mV／K，而2个具有不一样电流密度旳双极型晶体管旳基极-发射极电压差VT，在室温时旳温度系数为+0.086 mV／K，由于VT与VBE旳电压温度系数相反，将其乘以合适旳系数后，再与前者进行加权，从而在一定范围内抵消VBE旳温度漂移特性，得到近似零温度漂移旳输出电压VREF，这是带隙电压源旳基本设计思想。
1．1 带隙基准电压源关键电路本文提出旳电路关键构造如图1所示，在电路中双极晶体管构成了电路旳关键，实现了VBE与VT旳线性叠加，获得近似为零温度系数旳输出电压。
图1中双极型晶体管Q1和Q2旳发射区面积相似，Q3和Q4旳发射区面积相似，考虑设计需求，取Q1和Q2旳发射区面积为Q3和Q4旳发射区面积旳8倍。
假设双极晶体管基极电流为零，运放旳增益足够大，则a点和b点旳电压相等，即：在实际电路中，通过计算可知当取R3／R1=2.3066时，可以得到室温下旳近似零温度系数旳输出参照电压。
CMOS带隙基准源
2.3 带隙基准源的温度补偿方法由上一章可知，带隙基准电压源的一阶补偿技术主要是通过一个与热电压成比例的正温度系数电压VT 来抵消二极管基极-发射极电压VBE 的负温度系数。
但是VT 是温度T 的线性函数，VBE 是包含温度T 的高次项的复杂函数。
文献[6]中对VBE 的温度特性进行了深入的分析，总结出VBE 的温度表达式为其中G V 是硅的带隙电压，η是硅迁移率的温度常数，r T 是参考温度。
由于集电极电流I C 是与温度成正比的，因此一阶补偿的带隙基准电压V REF 可表示为：调整参数K 可使V REF 的温度系数达到最小。
而式中G V 的温度特性由文献[7]中的最精确模型给出：其中a,b,c为根据经验在不同温度条件下给出的不同参数。
由式（2-12）式（2-13）可知，V BE 是包含温度T 的高次项的复杂函数。
因此，即使在一阶补偿下，基准电压仍会存在温度漂移现象，这是一阶补偿的固有现象，故在一定温度范围内采用一阶补偿不能达到所要求的温度系数范围，要获得高性能的带隙基准电压源，就必须使用各种曲率校正的方法来抑制V REF 的变化。
近年来，为了在一阶补偿的基础上增加基准源的温度稳定性，产生了一些曲率校正的方法，例如文献[8]中提出了二阶温度补偿的方法、文献[9]中提出了V BE 线性化方法、文献[10]利用不同材料电阻的相异温度特性进行曲率校正、文献[11]中提出的指数温度补偿的方法等。
下面将分别介绍这几种曲率校正的方法。
2.3.1 二阶曲率补偿基准没有经过二阶曲率补偿是由于忽略了V BE的高阶项，实际上V BE跟温度的关系式如式（2-14）所示：其中，V G0是半导体材料在绝对零度时的带隙基准电压;q 是一个电子电荷;n 是工艺常数;k 是波尔兹曼常数;T 是绝对温度; I C 是集电极电流;V BE0是温度在T0 时基极-发射极电压。
由此看见V BE 的高阶项并不为零，因此一阶补偿的基准并不能真正使得基准的输出电压与温度T 无关，而是一条近似的抛物线，温度对输出的影响一般在20 ~ 30×10−6 /℃右，幅度大约为3~5mV。
CMOS_带隙基准源的设计(IC课程设计报告)
1
图 1、带隙基准电压源原理示意图(选自 Analysis and Design of Analog Integrated Circuits)
2
3 设计过程 3.1 电路结构
图 2、带隙基准电路中运算放大器的电路结构
《IC 课程设计》报告
——模拟部分
CMOS 带隙基准源的设计
华中科技大学电子科学与技术系 2004 级学生 张青雅
QQ:408397243 Email:zhangqingya@
2007 年秋大四上学期 IC 课程设计报告
1
目录
1 设计目标........................................................................................................................................1 2 介绍 ...............................................................................................................................................1 3 设计过程........................................................................................................................................3
LambdaN=0.0622 由跨导公式可以算出：
一种低温漂、高精度CMOS带隙基准源设计
一种低温漂、高精度CMOS带隙基准源设计王宇星;曹校军;姜盛瑜;吴金【摘要】Based on the basic principles of linear segmented compensation and the output branch structure of the internal temperature of negative feedback, this paper proposes a novel structure which is simple and adapts to high order compensation methods of different opening directions. It also designs a low temperature float high precision voltage reference circuit based on the current mirror structure. Simulation by the CSMC 0. 35 μm CMOS process in- dicates this bandgap reference can reach a temperature coefficient of 2. 84 ℃ from -40 to125 ℃. PSRR can reach -70.6 dB and -63.36 dB at 100 Hz and 10 kHz PSRR, respectively. When the power supply voltage is in the range 2 ~ 3 V, the voltage fluctuation value is 3 mV/V. The proposed BGR has good overall performance.%基于线性分段补偿的基本原理，依据输出支路内部的温度负反馈结构，提出了一种结构简单、适应不同开口方向的高阶补偿方法。
新型cmos无运放带隙基准
新型cmos无运放带隙基准
1CMOS无运放带隙基准
CMOS(可控制多大小型号)无运放带隙基准技术是一种最新的集成电路技术，针对现代复杂电路系统提供了准确，快速，稳定地信号输出。
这种新型技术使用的是运放的传统的门栅构造来实现信号的输出，不再使用耗时的形成周围晶体管相连接的电路，而是使用一种在半导体行业被广泛使用的模块化的构造技术。
这种技术的优点在于，可以有效改善电路的运作稳定性和能量利用率，使用户可以得到更加精确，快速，稳定的信号输出。
此外，由于不需要电路板上繁琐的电路构造，可以产生更小尺寸，更轻量的集成电路产品，降低成本和耗电量。
2基准以及优势
带隙基准技术的主要目的是让运放的功率损耗更小，增加其输出稳定性，提高信号质量，从而更好的满足电子电路系统的需求。
这种技术的优势在于，可以支持更高功能，更高稳定性，更低功耗，更快输出门控，更大输入电压范围，更小噪声，更简单的调节。
3应用
无运放带隙基准技术目前已经广泛应用于多种电子系统，如汽车传感器系统、手机系统、机器人系统等。
此外，由于其精确，稳定的输出特性，也可以广泛应用于自动化控制，智能家居系统，电子工程设计等领域。
4总结
总的来说，CMOS无运放带隙基准技术是一种新型集成电路技术，具有更快，更精确，更稳定，更小噪声，更小尺寸，更低功耗等众多优势，广泛应用于多种电子系统，智能家居系统，控制系统等领域，具有潜在的巨大商业价值。
一种高精度CMOS带隙基准和过温保护电路
适当调整 ＲｌＲ ， ３的电阻比例可 以得到在室温 时温度 ， ２Ｒ 系数为 ０的输出电压 Ｖ ｅ。 ｒｆ
由于输入 ＭＯ Ｓ管的非对称性 ， 运算放大器存在有输入失
调 电压， 也就是当运放的输入 电压为零时， 其输出电压不为零 。 当运放的输入 电压为Ｖ ｓ 我们可 以得到基准 电压的输出如 ｏ 时，
（） 示 ： ７式所
×ｖ Ｔ
ｖ 耍＝ 晒＋— １ ２ × △ （ ＋Ｒ ） （ Ｒ 晒一 ）
雌 ：
Ｉ ＇一 Ｉ７
ｕ 卜 ］
图 ５带 隙基准的温度扫描特性 ６ 电源抑制比
一
图 ３ 高精 度 Ｃ Ｓ带 隙基 准 电路 ＭＯ 核 心 电路 产 生 一 个 和 温 度 成 正 比的 电流 （１ Ｔ 电流 ） ： Ｐ１ Ａ 为
—
—
斟协论坛 ・２ １ ００年第 ３期（ ）—— 下
对 输 出基 准 电压 的影 响 。 图 ３所 示 为 本 文 高精 度 Ｃ 如 ＭＯＳ带 隙 基 准 核 心 电路 及 其 启 动 和 保 护 电路 ， 、 ２面 积 是 Ｑ 、 ４ ＱＩ Ｑ ３Ｑ
１ ｌ７＂ ｌ
１１ｌ ７－
的 ｎ倍 ， Ｑ１ Ｑ 、 和 Ｑ 将 和 ２ Ｑ３ ４串联 ， △ 提 高为 ２△ ， 将
减 小 运 放 失 调 的影 响 。
——＿ ・ ｒ ｒ｛ ｍ
一
１ｌ７１ １ ７ １
’Ｉ １ １ １ ７￥
ｔ Ｉ５ １７ ０
厂 Ｌ ］
最新—高精度cmos带隙基准源的
—高精度c m o s带隙基准源的摘要基准电压源是模拟电路设计中广泛采用的一个关键的基本模块。
所谓基准电压源就是能提供高稳定度基准量的电源，这种基准源与电源、工艺参数和温度的关系很小，但是它的温度稳定性以及抗噪性能影响着整个电路系统的精度和性能。
本文的目的便是设计一种高精度的CMOS带隙基准电压源。
本文首先介绍了基准电压源的国内外发展现状及趋势。
然后详细介绍了带隙基准电压源的基本结构及基本原理，并对不同的带隙基准源结构进行了比较。
接着对如何提高带隙基准的电源抑制比以及带隙基准电压源的温度补偿原理进行了分析，还总结了目前提高带隙基准电压源温度特性的各种方法。
在此基础上运用曲率校正、内部负反馈电路、RC滤波器、快速启动电路，设计出了具有良好的温度特性和高电源抑制比的带隙基准电压源电路。
最后应用HSPICE仿真工具对本文中设计的带隙基准电压源电路进行了完整模拟仿真并分析了结果。
模拟和仿真结果表明，电路实现了良好的温度特性和高电源抑制比，0℃～100℃温度范围内，基准电压温度系数大约为11.2ppm/℃，在1Hz到10MHz频率范围内平均电源抑制比(PSRR)可达到-80dB，启动时间为700s 。
关键词: 带隙基准电压源；温度系数；电源抑制比；AbstractVoltage reference is the vital basic module which is widely adopted in analog circuits. It can supply a voltage with high stability. The power supply, technics parameter rand temperature has lesser effete to this voltage. Its temperature stability and antinoise capability influence the precision and performance of the whole system. The purpose of this article is to design a high precision CMOS bandgap voltage reference.In this article, the present situation and developmental trend of voltage reference studies both at home and abroad are presented. The structure and principle of voltage reference are analyzed in detail, and then the different structures of bandgap voltage reference are compared. By analyzing the power supply rejection ratio (PSRR) and the principle of temperature compensation, the method of improving the temperature characteristic is summarized. The design of a bandgap voltage reference circuit with high power supply rejection ratio and good temperature characteristic is completed by applying curvature emendation, inside negative feedback technology, RC filter and fast start-up circuit. At last, the circuits have been simulated with HSPICE simulation tools.The simulation results show that，the circuit with good temperature characteristic and high power supply rejection ratio, and at the temperature range of 0℃ to 100℃, the temperature coefficient(TC) is about 11.2ppm/℃. In the frequency range of 1Hz to 10MHz, the average power supply rejection ratio is more than -80dB and it has a turn-on time less than 700s .Key Words: bandgap voltage reference; temperature coefficient; power supply rejection ratio;目录摘要 (I)Abstract....................................................... I I 1.绪论 (1)1.1 国内外研究现状与发展趋势 (1)1.2 课题研究的目的意义 (2)1.3 本文的主要内容 (2)2. 基准电压源的原理与电路 (3)2.1 基准电压源的结构 (3)2.1.1直接采用电阻和管分压的基准电压源 (3)2.1.2有源器件与电阻串联组成的基准电压源 (4)2.1.3带隙基准电压源 (6)2.2 带隙基准电压源的基本原理 (6)2.2.1与绝对温度成正比的电压 (7)2.2.2负温度系数电压V BE (7)2.3 带隙基准源的几种结构 (8)2.4 V BE的温度特性 (11)2.5 带隙基准源的曲率校正方法 (13)2.5.1线性补偿 (13)2.5.2高阶补偿 (13)本章小结 (17)3. 高精度CMOS带隙基准源的电路设计与仿真 (18)3.1 高精度CMOS带隙基准电压源设计思路 (18)3.2 核心电路 (19)3.3 提高电源抑制比电路 (20)3.3.1负反馈回路 (21)3.3.2 RC滤波器 (22)3.4 快速启动电路及快速启动电路的控制电路 (23)3.4.1快速启动电路的控制电路 (23)3.4.2快速启动电路 (24)3.5 CMOS带隙基准电压源的温度补偿原理 (24)3.6 高精度CMOS带隙基准电压源的电路仿真 (27)3.6.1仿真工具的介绍 (27)3.6.2核心电路的仿真结果 (27)3.6.3电源抑制比电路的仿真结果 (28)3.6.4快速启动电路的仿真结果 (28)3.6.5整体电路的仿真结果 (29)本章小结 (30)结论 (32)致谢 (33)参考文献 (34)1.绪论基准电压源(Reference V oltage)是指在模拟电路或混合信号电路中用作电压基准的具有相对较高精度和稳定度的参考电压源。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第37卷 增刊 电 子 科 技 大 学 学 报 V ol.37 suppl2008年6月 Journalof University of Electronic Science and Technology of China Jun. 2008 带UVLO 功能的CMOS 零温度系数带隙基准张 涛，李伊珂，廖永波(电子科技大学VLSI 设计中心 成都 610054)【摘要】采用CMOS 工艺设计了一种零温度系数的带隙基准与零温度系数欠压闭锁(UVLO)的复用电路。
由于这种复用，使其与传统的采用BiCMOS 或CMOS 工艺设计的电路相比，工艺成本低，易于实现。
电路由通过改进的带隙结构产生零温度系数的基准电压，并同时检测输入电压，产生对温度和工艺不敏感的输入电压检测信号跳变阈值，实现欠压闭锁。
同时通过反馈实现迟滞，克服了单一阈值的弱抗干扰能力。
关 键 词 带隙基准; CMOS 工艺; 温度系数; 欠压闭锁 中图分类号 TN431.1 文献标识码 ACMOS Band-Gap Voltage Reference of Zero Temperature Coefficients with UVLO FunctionZHANG Tao, LI Yi-ke, and LIAO Yong-bo(VLSI Design Center, University of Electronic Science and Technology of China Chengdu 610054)Abstract This paper proposes a voltage reference based on standard CMOS process. The reference voltage with zero temperature coefficient is generated by the modified band-gap structure. By monitoring the input voltage, the reference generates a precise UVLO signal whose threshold voltage has little dependence to the temperature and technology change. Additionally, the hysteresis is realized by using a feedback circuit.Key words band-gap voltage reference; CMOS process; temperature coefficients; UVLO收稿日期：2008 − 03 − 04作者简介：张 涛(1979 − )，男，硕士生，主要从事模拟集成电路方面的研究.随着CMOS 工艺的不断进步，CMOS 技术对器件性能的限制越来越少，导致CMOS 工艺在模拟集成电路设计中被广泛应用。
同时，使用CMOS 工艺有利于降低芯片的成本，增强芯片的竞争力。
然而由于MOSFET 表面器件自有的一些缺陷，无法使用MOS 器件来得到十分准确的基准电压。
实际电路中往往使用寄生PNP 晶体管来构成带隙结构实现基准电压源的功能。
与此同时，高精度的UVLO(欠压闭锁)零电路也需要使用带隙比较器结构来得到与温度和工艺变化无关的跳变阈值。
由于寄生PNP 三极管与MOS 器件相比，面积较大(以MagnaChip 公司0.5 µm 的模拟CMOS 工艺库为例，其中一个最小单位PNP 管面积为100 µm×100 µm)，因此如果两者分开实现，将使芯片的面积开支增加。
本文提出了一种将上述两种功能仅用一个带隙结构模块实现的电路。
该电路结构可输出与普通带隙基准结构精度相当的基准电压，并且同时输出一个高精度欠压闭锁信号来判断电压是否过低，实现电路欠压保护的功能。
该欠压闭锁信号的精度也与由单一功能模块实现的UVLO 信号精度相当。
1 传统带隙结构的基准电压源及UVLO 电路原理1.1 基准电压源 由于双极型晶体管的基极−发射极电压V BE 呈负温度系数，而两个双极型晶体管工作在相同的工作电流时，它们的基极−发射极电压差∆V BE 正比于绝对温度[1-2]，故取： REF BE BE V V K V =+∆ (1) 将式(1)对温度微分，并代入V BE 和∆V BE 的温度系数，就可以求得合适的K 值。
理论上，V REF 的温度系数可以为0，并且V REF 几乎不受电源电压变化的影响。
所以，V REF 的温度系数很小，同时也有较好的电源抑制比。
带隙基准电压源核心电路如图1[3-5]所示。
图中，Q1、Q2支路上C 、D 两点反馈到运算放大器AMP 的差分输入端，形成负反馈；运算放大器增益足够大时，电路处于深度负反馈，当电路平衡时，节点C 、D 电位相等。
增刊 张 涛 等: 带UVLO 功能的CMOS 零温度系数带隙基准 119图1 带隙基准电压源核心电路设R 1=R 2，M1和M2相同，则流过R1和R2的电流相等，A 、B 两点电位也相等。
有：EB1EB23V V IR =+ (2)得：EB1EB23V V I R −= (3)设Q2的发射结面积是Q1的N 倍，则：EB1Sln kT I V q I = (4)EB2Sln kT I V q NI =(5) 将式(4)、式(5)代入式(3)，得： 3ln kT N I q R = (6)2REF EB22EB23ln R kTV V IR V N R q=+=+(7) 式(7)中，V EB2具有负温系数，2IR 第二项具有正温度系数，因此，在一定温度下，V EB2适当小，调整R 2/R 3和N 的值，V REF 的温度系数理论上可以达到0。
由式(6)可知，结构中电流I 与绝对温度成正比(proportional to absolute temperature ，PTAT)[6]，即为与绝对温度成正比的电流。
1.2 高精度UVLO 电路原理在欠压闭锁电路中，带隙比较器作为一核心组件，用来产生零温度系数的精准电压。
图2所示为一CMOS 工艺的带隙比较器，它由Q1、Q2、R1、R2和R3构成，Q1和Q2是CMOS 工艺中的寄生三极管。
图2中，R 1=R 2，Q2的发射极面积是Q1的N 倍。
设I 1、I 2分别为Q1和Q2的发射极电流，则VDD 节点的电压为：2VDD 223T S2()ln IV I R R V I =++ (8)1VDD 11T S1lnI V I R V I =+ (9) 式中 利用了等式EBQ T C S ln(/)V V I I =[4]，I C 和I S 分别为晶体管的集电极电流和反相饱和电流；V T 为热电压。
由式(8)、式(9)相减并整理可得[7-8]：2211T T 231()ln ln II I R V V N I R I −+=− (10)由式(10)知：当21I I >时，等式的右边大于零；反之21I I <，等式的右边小于零。
由以上关系知：(1) 当T 23ln VI N R <时，21I I >，C D V V <。
(2) 当T23ln V I N R =时，21I I =，C D V V =。
(3) 当T23ln V I N R >时，21I I <，C D V V >。
则当T23ln V I N R =，此时VDD 的值为该带隙比较器的阈值电压为：2TH EB2T 3(1)ln R V V V N R =++(11) 式中 V T 具有正的温度系数(约为86 mV/℃)；EB V 具有负的温度系数(约为1～2 mV/℃)[3]。
通过调整R 2和R 3的比例来获得一个与温度无关的阈值电压TH V ，因此可将输入电压通过一个分压缓冲结构接入此电路中的VDD 点，通过使用比较器判断C 、D 两点电压的高低来判断输入电压的范围[9-10]。
图2 带隙比较器2 设计思路以及电路实现2.1 设计思路本文讨论的两种结构都使用了类似的带隙结构，并且在C 、D 两点之间接入比较器(在带隙电压源中为运算放大器，UVLO 中为比较器)。
下面考虑图1中的电路在电源电压V VDD 从0 V 逐渐升高时运算放大器OUT 端所作出的反应。
由于M1和M2是同样大小的MOS 管，栅源电压相当，在分析中可被看作是相等的电阻。
在电源电压较低，不足以让输出达到1.2 V 之前，其等效电路与图2是一致的。
在这一阶段图1中的运算放大器将与图2中的比较器具有相同的行为，输出为低电平。
随着VDD 点电压继续上升，在REF 点电压接近带隙电 子 科 技 大 学 学 报 第37卷120电压时，运算放大器的输出将由0V 上升，限制M1和M2两管流过的电流为PTAT 电流。
此时运算放大器的输出端电压将上升到VDD thp ovp V V V −−，其中thp V 、ovp V 分别为p 管的阈值电压和过驱动电压。
在上述过程中，刚开始时由于M1与M2上的栅电压为0 V ，因此在电源电压大于其p 管阈值电压时，M1与M2开启，并且随着电源电压的升高进入深线性区。
如M1与M2足够大，则电源电压将主要降落在A 点与B 点上。
由此可以得出在运算放大器OUT 端电压发生变化时，V VDD 的值为带隙电压。
通过检测运算放大器OUT 端的电压变化，便可以监测VDD 的变化。
这便是本电路结构的主要设计思路。
2.2 电路结构本文的整体电路结构如图3所示。
为了实现不同的UVLO 阈值，可以增大R1和R2的值，这样就改变了R 2/R 3的值，使得其跳变电压会随着温度的改变而改变。
为了解决这个问题，在A 、B 两点之上串接电阻，并且在A 、B 两节点接入CTAT 电流，使其与PTAT电流相加并抵消掉温度系数，成为零温度系数的电流，再流过电阻相等的R4与R5，得到与温度无关的电压降，保持跳变点的电压不变。
CTAT 电流由V VBE /R 6得到。
如图3所示，运算放大器AMP2将R6两端的电压钳位于VBE 点以得到CTAT 电流。
由于CTAT 电流只需要在电路发生转换附近流入R4与R5，因此在A 、B 两点电压较低时，可以通过M5和M6关断CTAT 电流以节约功耗。
图3 整体电路结构图2.3 实际电路图实际电路图如图4所示。
图4 实际总电路图图中划分出了电路中的五个功能模块。
Part A ：电路的偏置和启动电路部分，Mb1～Mb4为电路提供偏置电压PBIAS 。
Part B ：电路的带隙比较部分，Q1、Q2、R1、R2和R3构成了带隙比较器。