简易数字频率计设计报告
数字频率计课程设计报告
《数字频率计》技术报告一、问题的提出在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。
频谱仪可以准确的测量频率并显示被测信号的频谱，但测量速度较慢，无法实时快速地跟踪捕捉到被测信号频率的变化。
而频率计则能够快速准确的捕捉到被测信号频率的变化。
在传统的生产制造企业中，频率计被广泛的应用在生产测试中。
频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。
在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。
在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。
数字频率计是一种用数字显示的频率测量仪表，它不仅可以测量正弦信号、方波信号和尖脉冲信号的频率，而且还能对其他多种物理量的变化频率进行测量，诸如机械振动次数，物体转动速度，明暗变化的闪光次数，单位时间里经过传送带的产品数量等等，这些物理量的变化情况可以由有关传感器先转变成周期变化的信号，然后用数字频率计测量单位时间内变化次数，再用数码显示出来。
二、解决技术问题及指标要求1、技术指标被测信号：正弦波、方波或其他连续信号；采样时间：1秒（0.1秒、10秒）；显示时间：1秒（2秒、3秒．．．．．．）；LED显示；灵敏度：100mV；测量误差：±1Hz。
数字频率计是一种专门对被测信号频率进行测量的电子测量仪器。
其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。
一般T=1s，所以应要求定时器尽量输出为1s的稳定脉冲。
2、设计要求可靠性：系统准确可靠。
稳定性：灵敏度不受环境影响。
经济性：成本低。
重复性：尽量减少电路的调试点。
低功耗：功率小，持续时间长。
三、方案可行性分析（方案结构框图）率，而且还可以测量它们的周期。
经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
数字频率计设计报告
数字频率计设计报告数字频率计设计报告一、设计目标本次设计的数字频率计旨在实现对输入信号的准确频率测量，同时具备操作简单、稳定性好、误差小等特点。
设计的主要目标是实现以下功能：1. 测量频率范围：1Hz至10MHz；2. 测量精度：±0.1%；3. 具有数据保持功能，可在断电情况下保存测量结果；4. 具有报警功能，可设置上下限；5. 使用微处理器进行控制和数据处理。
二、系统概述数字频率计系统主要由以下几个部分组成：1. 输入信号处理单元：用于将输入信号进行缓冲、滤波和整形，以便于微处理器进行准确处理；2. 计数器单元：用于对输入信号的周期进行计数，并通过微处理器进行处理，以得到准确的频率值；3. 数据存储单元：用于存储测量结果和设置参数；4. 人机交互单元：用于设置参数、显示测量结果和接收用户输入。
三、电路原理数字频率计的电路原理主要包括以下步骤：1. 输入信号处理：输入信号首先进入缓冲器进行缓冲，然后通过低通滤波器进行滤波，去除高频噪声。
滤波后的信号通过整形电路进行整形，以便于微处理器进行计数。
2. 计数器单元：整形后的信号输入到计数器，计数器对信号的周期进行计数。
计数器的精度直接影响测量结果的精度，因此需要选择高精度的计数器。
3. 数据存储单元：测量结果和设置参数通过微处理器进行处理后，存储在数据存储单元中。
数据存储单元一般采用EEPROM或者Flash 存储器。
4. 人机交互单元：人机交互单元包括显示屏和按键。
用户通过按键设置参数和查看测量结果。
显示屏用于显示测量结果和设置参数。
四、元器件选择根据系统设计和电路原理，以下是一些关键元器件的选择：1. 缓冲器：采用高性能的运算放大器，如OPA657；2. 低通滤波器：采用一阶无源低通滤波器，滤波器截止频率为10kHz；3. 整形电路：采用比较器，如LM393；4. 计数器：采用16位计数器，如TLC2543；5. 数据存储单元：采用EEPROM或Flash存储器，如24LC64；6. 显示屏：采用带ST7565驱动的段式液晶显示屏，如ST7565R。
数字频率计的设计实验报告
数字频率计的设计实验报告实验名称：数字频率计的设计实验日期：2021年7月1日实验目的：设计并实现一个基于计数器的数字频率计，使用计数器测量输入信号的频率，并将结果显示在数码管上。
实验器材：FPGA开发板、数字频率计模块、计数器模块、数码管模块。
实验原理：1. 计数器模块设计一个计数器模块，用于计数示波器输入脉冲信号的时间。
计数器的计数时间可以根据需要进行调整。
2. 数字频率计模块设计一个数字频率计模块，用于将计数器的计数时间转换为输入信号的频率。
通过计算计数器的计数值来计算频率，并将结果显示在数码管上。
3. 数码管模块设计一个数码管模块，用于将数字频率计模块计算出的频率值转换为可以在数码管上显示的数码。
实验步骤：1. 搭建实验电路将FPGA开发板连接到计数器模块、数字频率计模块和数码管模块。
2. 编写Verilog代码根据上述原理，编写计数器模块、数字频率计模块和数码管模块的Verilog代码。
3. 编译代码并下载到FPGA开发板使用Xilinx Vivado软件将Verilog代码编译成比特流文件，并将比特流文件下载到FPGA开发板中。
4. 测试实验将示波器的输出信号连接到数字频率计的输入端，并将数字频率计连接到数码管。
通过计算数字频率计的输出，验证数字频率计的测量准确性。
实验结果：经过测试，数字频率计的测量准确度在实验误差范围内。
输入不同频率的信号时，数码管能够正确显示频率值。
实验总结：通过本次实验，成功设计并实现了一个基于计数器的数字频率计。
该实验不仅巩固了计数器、数码管等模块的设计知识，也提高了学生的Verilog编程能力。
在实验中，学生还学习了如何使用FPGA开发板进行数字电路实验，以及测试和验证数字电路的方法和技巧。
简易数字频率计(数字电路课程设计)
数字电路课程设计报告1)设计题目简易数字频率计2)设计任务和要求要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1)测量范围：1H Z—9.999K H Z，闸门时间1s；10 H Z—99.99K H Z，闸门时间0.1s；100 H Z—999.9K H Z，闸门时间10ms；1 K H Z—9999K H Z，闸门时间1ms；2)显示方式：四位十进制数3)当被测信号的频率超出测量范围时,报警.3)原理电路和程序设计：（1）整体电路数显式频率计电路（2）单元电路设计；（a）时基电路信号号(b)放大逻辑电路信号通信号(c)计数、译码、驱动电路号（3）说明电路工作原理;四位数字式频率计是由一个CD4017（包含一个计数器和一个译码器）组成逻辑电路，一个555组成时基电路，一个9014形成放大电路，四个CD40110（在图中是由四个74LS48、四个74LS194、四个74LS90组成）及数码管组成。
两个CD40110串联成一个四位数的十进制计数器，与非门U1A、U1B构成计数脉冲输入电路。
当被测信号从U1A输入，经过U1A、U1B两级反相和整形后加至计数器U13的CP+，通过计数器的运算转换，将输入脉冲数转换为相应的数码显示笔段，通过数码管显示出来，范围是1—9。
当输入第十个脉冲，就通过CO输入下一个CD40110的CP+，所以此四位计数器范围为1—9999。
其中U1A与非门是一个能够控制信号是否输入的计数电路闸门，当一个输入端输入的时基信号为高电平的时候，闸门打开，信号能够通过；否则不能通过。
时基电路555与R2、R3，R4、C3组成低频多谐振荡器，产生1HZ的秒时基脉冲，作为闸门控制信号。
计数公式：]3)2243[(443.1CRRRf++=来确定。
与非门U2A与CD4017组成门控电路，在测量时，当时基电路输出第一个时基脉冲并通过U2A反相后加至CD4017的CP，CD4017的2脚输出高电平从而使得闸门打开。
数字频率计课程设计报告
数字频率计课程设计报告一、课程目标知识目标：1. 让学生理解数字频率计的基本原理，掌握频率、周期等基本概念；2. 使学生掌握数字频率计的使用方法，能够正确操作仪器进行频率测量；3. 引导学生运用已学的数学知识，对测量数据进行处理，得出正确结论。
技能目标：1. 培养学生动手操作仪器的技能，提高实验操作能力；2. 培养学生运用数学知识解决实际问题的能力，提高数据分析处理技能；3. 培养学生团队协作能力，提高实验过程中的沟通与交流技巧。
情感态度价值观目标：1. 培养学生对物理实验的兴趣，激发学习热情；2. 培养学生严谨的科学态度，养成实验过程中认真观察、准确记录的好习惯；3. 引导学生认识到物理知识在实际应用中的价值，提高学以致用的意识。
课程性质：本课程为物理实验课，结合数字频率计的原理与应用，培养学生的实践操作能力和数据分析能力。
学生特点：六年级学生具备一定的物理知识和数学基础，对实验操作充满好奇，具备初步的团队合作能力。
教学要求：结合学生特点，注重理论与实践相结合，以学生为主体，引导学生主动参与实验过程，培养其动手能力和解决问题的能力。
通过课程目标的分解，使学生在实验过程中达到预期的学习成果，为后续教学设计和评估提供依据。
二、教学内容1. 数字频率计基本原理：- 频率、周期的定义与关系；- 数字频率计的工作原理；- 数字频率计的测量方法。
2. 实验操作技能：- 数字频率计的操作步骤；- 实验过程中的注意事项；- 数据记录与处理方法。
3. 教学大纲：- 第一课时：介绍数字频率计的基本原理，让学生了解频率、周期的概念及其关系；- 第二课时：讲解数字频率计的工作原理，引导学生掌握其操作方法；- 第三课时：分组进行实验操作，让学生动手测量不同频率的信号；- 第四课时：对测量数据进行处理与分析，培养学生数据分析能力；- 第五课时：总结实验结果，讨论实验过程中遇到的问题及解决办法。
4. 教材章节：- 《物理》六年级下册：第六章《频率与波长》；- 《物理实验》六年级下册：实验八《数字频率计的使用》。
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。
课程设计实验报告(简易频率计)
实验二：简易电子琴一、实验目的（1）学习采用状态机方法设计时序逻辑电路。
（2）掌握ispLEVER 软件的使用方法。
（3）掌握用VHDL 语言设计数字逻辑电路。
（4）掌握ISP 器件的使用。
二、实验所用器件和设备在系统可编程逻辑器件ISP1032一片示波器一台万用表或逻辑笔一只TEC-5实验系统，或TDS-2B 数字电路实验系统一台三、实验内容设计一个简易频率计，用于测量1MHz 以下数字脉冲信号的频率。
闸门只有1s 一档。
测量结果在数码管上显示出来。
不测信号脉宽。
用一片ISP芯片实现此设计，并在实验台上完成调试。
实验设计：1.产生准确闸门信号（1s）。
100kHz时钟经100K分频（一次完成），再经2分频产生方波，1s 用于计数，1s用于显示结果（及清零）；2. 利用闸门信号控制一个计数器对被测脉冲信号进行计数， 1s内计数的结果就是被测信号的频率；3.每次对被测信号计数前，自动清零；4. 计数器采用十进制；5.显示频率值上下浮动，要修改源代码。
6.数码管高低位的接线。
VHDL源代码：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity fget isport(clk:in std_logic; --输入时钟源 bclk:in std_logic;kout:out std_logic_vector(26 downto 0));end fget;architecture top of fget iscomponent divideport(clk1:in std_logic;cl:out std_logic;co:out std_logic;ro:out std_logic);end component;component gateport(bc1:in std_logic;cl1:in std_logic;co1:in std_logic;op:out std_logic_vector(26 downto 0));end component;component saveport(op1:in std_logic_vector(26 downto 0);ro1:in std_logic;eout:out std_logic_vector(26 downto 0));end component;signal scl:std_logic;signal sco:std_logic;signal sro:std_logic;signal sop:std_logic_vector(26 downto 0);BEGINu1:divide PORT MAP(clk,scl,sco,sro);u2:gate PORT MAP(bclk,scl,sco,sop);u3:save PORT MAP(sop,sro,kout);end;--闸门模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity gate isport(bc1:in std_logic;cl1:in std_logic;co1:in std_logic;op:out std_logic_vector(26 downto 0) --5个8421,一个七段译码);end;architecture art2 of gate iscomponent cnt10 --十进制计数模块port(clk2:in std_logic;en:in std_logic;--使能端clr:in std_logic;--重置qout:out std_logic_vector(3 downto 0 );cout:out std_logic);end component;component seventranse --七段模块port(clk6:in std_logic_vector(3 downto 0 );op2:out std_logic_vector(6 downto 0 ));end component;signal scout1:std_logic;--输出(十进制)signal scout2:std_logic;signal scout3:std_logic;signal scout4:std_logic;signal scout5:std_logic;signal scout6:std_logic;signal qout1:std_logic_vector(3 downto 0);--8421（下同）signal qout2:std_logic_vector(3 downto 0);signal qout3:std_logic_vector(3 downto 0);signal qout4:std_logic_vector(3 downto 0);signal qout5:std_logic_vector(3 downto 0);signal qout6:std_logic_vector(3 downto 0);signal op2: std_logic_vector(6 downto 0);--七段beginr1:cnt10 PORT MAP(bc1,co1,cl1,qout1,scout1);r2:cnt10 PORT MAP(scout1,co1,cl1,qout2,scout2);r3:cnt10 PORT MAP(scout2,co1,cl1,qout3,scout3);r4:cnt10 PORT MAP(scout3,co1,cl1,qout4,scout4);r5:cnt10 PORT MAP(scout4,co1,cl1,qout5,scout5);r6:cnt10 PORT MAP(scout5,co1,cl1,qout6,scout6);t1:seventranse PORT MAP(qout6,op2);process(co1)beginif (co1'event and co1='0') thenop<=op2&qout5&qout4&qout3&qout2&qout1;--结果显示end if;end process;end;--寄存器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity save isport(op1:in std_logic_vector(26 downto 0);ro1:in std_logic;eout:out std_logic_vector(26 downto 0));end entity;architecture art4 of save issignal temp:std_logic_vector(26 downto 0);beginprocess(ro1)beginif ro1'event and ro1='1'then --上升沿判断temp<=op1;end if;eout<=temp;end process;end art4;--十进制计数器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity cnt10 isport(clk2:in std_logic;en:in std_logic;clr:in std_logic;qout:out std_logic_vector(3 downto 0 );cout:out std_logic);end entity;architecture art3 of cnt10 issignal temp:std_logic_vector(3 downto 0 );beginprocess(clk2,en,clr)beginif (clr='1') then --重置时清0temp<="0000";elsif (en='1') thenif(clk2'event and clk2='1')then --上升沿判断进位if(temp="1001")thentemp<="0000";elsetemp<=temp+1;end if;end if;end if;end process;qout<=temp;cout<='1' when temp="1001" else '0';end art3;--分频模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity divide isport(clk1:in std_logic;cl:out std_logic;co:out std_logic;ro:out std_logic);end;architecture art1 of divide issignal preclk:std_logic;signal temp1:std_logic;signal temp2:std_logic;beginp1: process(clk1) --先进行2500分频variable count:integer range 0 to 2500;beginif clk1'event and clk1='1'thenif count=2499 thencount:=0;preclk<='1';else count:=count+1;preclk<='0';end if;end if;end process;p2: process(preclk) --依次二分频实现闸门beginif preclk'event and preclk='1'thentemp2<=not temp2;end if;end process;p3: process(temp2)variable count2:std_logic;beginif temp2'event and temp2='1'thencount2:=not count2;if count2='1'thenco<='1';temp1<='0';else co<='0';temp1<='1';end if;end if;end process;p4:process(temp2)beginif (temp1='1' and temp2='0') thencl<='1';elsecl<='0';end if;end process;ro<=temp1;end;--七段译码器模块library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity seventranse isport(clk6:in std_logic_vector(3 downto 0 );op2:out std_logic_vector(6 downto 0 ));end entity;architecture art5 of seventranse isbeginprocess(clk6)begincase clk6 iswhen "0000"=> op2<="1111110";when "0001"=> op2<="0110000";when "0010"=> op2<="1101101";when "0011"=> op2<="1111001";when "0100"=> op2<="0110011";when "0101"=> op2<="1011011";when "0110"=> op2<="1011111";when "0111"=> op2<="1110000";when others=> op2<="0000000";end case;end process;end art5;四、实验小结：实验要求用闸门信号控制计数器计时，于是在十进制计数器模块中添加使能信号en（en=‘1’计数器进行加1 计数，en=‘0’时计数器保持），将闸门信号作为使能信号接入，即可实现1s计数，1s显示。
简易频率计课程设计报告
简易频率计课程设计报告一、课程目标知识目标：1. 理解频率的基本概念，掌握频率的定义及计算方法；2. 了解简易频率计的原理，学会使用简易频率计进行频率测量；3. 能够运用频率知识解释日常生活中的相关现象。
技能目标：1. 学会使用简易频率计进行实验操作，提高实验操作能力；2. 能够运用频率计算公式进行数据处理，提高数据分析能力；3. 通过小组合作，提高沟通协作能力。
情感态度价值观目标：1. 培养学生对物理实验的兴趣，激发学生的探究欲望；2. 培养学生严谨的科学态度，注重实验数据的准确性；3. 增强学生的环保意识，关注频率相关领域的科技发展。
本课程针对初中物理学科，结合学生年级特点，注重理论与实践相结合，提高学生的实验操作能力和数据分析能力。
在教学过程中，关注学生的个体差异，激发学生的学习兴趣，培养学生的团队合作精神。
通过本课程的学习，使学生能够掌握简易频率计的使用，并将其应用于实际生活中，达到学以致用的目的。
同时，注重情感态度价值观的培养，引导学生关注科学进步，提高学生的综合素质。
二、教学内容1. 频率基本概念：引入频率的定义，解释频率与周期的关系，阐述频率在实际应用中的重要性。
2. 简易频率计原理：介绍简易频率计的结构、工作原理及使用方法，结合教材相关章节，进行图文并茂的讲解。
3. 频率测量实验：组织学生进行简易频率计的实验操作，包括搭建实验装置、进行频率测量以及数据处理。
- 教材章节：第三章第三节《频率与振动》- 内容列举：频率的定义、频率与周期的关系、简易频率计的结构与原理、实验操作步骤。
4. 数据处理与分析：指导学生运用频率计算公式进行数据处理，分析实验结果，探讨影响频率测量结果的因素。
5. 课堂讨论与总结：针对实验过程中遇到的问题和现象，组织学生进行讨论，引导学生运用所学知识进行解释，总结实验经验和教训。
教学内容根据课程目标进行科学性和系统性的组织，注重理论与实践相结合。
在教学过程中，依据教材章节进行教学大纲的制定，明确教学内容的安排和进度，确保学生在掌握频率知识的基础上，能够顺利进行简易频率计的实验操作和数据分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简易数字频率计设计报告目录一.设计任务和要求 (2)二.设计的方案的选择与论证 (2)三.电路设计计算与分析 (4)四.总结与心得..................................... 错误！未定义书签。
2五.附录........................................... 错误！未定义书签。
3六.参考文献....................................... 错误！未定义书签。
8一、 设计任务与要求1.1位数：计4位十进制数。
1.2.量程第一档 最小量程档，最大读数是9.999KHZ ，闸门信号的采样时间为1S. 第二档 最大读数是99.99KHZ ，闸门信号采样时间为0.1S.第三档 最大读数是999.9KHZ ，闸门信号采样时间为10mS.第四档 最大读数是9999KHZ ，闸门信号采样时间为1mS.1.3 显示方式（1）用七段LED 数码管显示读数，做到能显示稳定，不跳变。
（2）小数点的位置随量程的变更而自动移动（3）为了便于读数，要求数据显示时间在0.5-5s 内连续可调1.4具有自检功能。
1.5被测信号为方=方波信号二、设计方案的选择与论证2.1 算法设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图 2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号图2-2 频率测量算法对应的方框图 输入电路 闸门 计数电路 显示电路闸门产生整体方框图及原理频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。
方波信号中的脉冲宽度恰好为被测信号的1个周期。
将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。
计数器累计的结果可以换算出被测信号的周期。
用时间Tx来表示：Tx=NTs 式中：Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期。
时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为T1=0.7（Ra+Rb）C T2=0.7RbC计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。
在计数的时候数码管不显示数字。
当计数完成后，此时要使数码管显示计数完成后的数字。
控制电路：控制电路里面要产生计数清零信号和锁存控制信号。
控制电路工作波形的示意图如图2-5.三、电路设计计算与分析3.1 时基电路设计图3-1 时基电路与分频电路它由两部分组成:如图3-1所示，第一部分为555定时器组成的振荡器(即脉冲产生电路),要求其产生1000Hz的脉冲.振荡器的频率计算公式为:f=1.43/((R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲。
在R1和R3之间接了一个10K的电位器便于在后面调节使得555能够产生非常接近1KHz的频率。
第二部分为分频电路,主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。
4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。
计数器在脉动模式可级联，通过将Q³连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。
如图3-2所示，555产生的1kHz的信号经过三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。
图3-2 1kHz的方波分频后波形图3.2闸门电路设计如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。
74151的CBA接拨盘开关来对选频进行控制。
当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。
分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录）。
4017是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。
100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。
也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。
图3-3 闸门电路图3-43.3控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。
其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。
比如频率，周期，脉宽。
同时控制电路还要产生74160的清零信号，4511的锁存信号。
控制电路，计数电路和译码显示电路详细的电路如图3-5所示。
当74153的CBA 接001、010、011的时候电路实现的是测量被测信号频率的功能。
当74153的CBA接100的时候实现的是测量被测信号周期的功能。
当74153的CBA接101的时候实现的是测量被测信号脉宽的功能。
图3-6是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图。
其中第一个波形是被测信号的波形图、第二个是PT端输入信号的波形图、第三个是计数器的清零信号。
第四个是锁存信号。
PT是高电平的时候计数器开始工作。
CLR为低电平的时候，计数器清零。
根据图得知在计数之前对计数器进行了清零。
根据4511（4511的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，4511不送数。
如果不让4511锁存的话，那么计数器输出的信号一直往数码管里送。
由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。
那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。
根据图可以看到，当PT到达下降沿的时候，此时4511的LE端的输入信号也刚好到达下降沿。
图3-6 计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图图3-6，是测量被测信号频率是1.1KHz的频率的图。
由于multsisim软件篇幅的关系。
时基电路产生的信号直接用信号发生器来代替。
图中电路1K的信号经过分频后选择的是100Hz的信号为基准信号。
那么这个电路实现测量频率的范围是0.01KHz~9.99KHz的信号的频率。
同时控制电路也实现了对被测信号的周期和脉宽的测量。
当CBA的取一定的值，电路实现一定的测量功能。
3.4 小数点显示电路设计在测量频率的时候，由于分3个档位，那么在不同的档的时候，小数点也要跟着显示。
比如CBA接011测量频率的时候，它所测信号频率的范围是0.1KHz~99.9KHz，那么在显示的时候三个数码管的第二个数码管的小数点要显示。
CBA接010测量频率的时候，它所测信号频率的范围是0.01KHz~9.99KHz，那么显示的时候，最高位的数码管的小数点也要显示。
对比一下两个输入的高低电平可以发现CA位不一样，显示的小数点就不一样。
我们可以想到可以通过74153数据选择器来实现小数点显示的问题。
具体的实现方法见图3-7所示。
3.5整体电路图图3-8 整体电路图3.6整机原件清单元件数量元件数量555定时器一片7404 一片8.2KΩ一个4518 两片5.1KΩ一个拨盘开关一个10K电位器一个4017 一片74151 一片74160 三片74153 三片4511三片74132 一片数码管三个LED灯一个保护电阻四个0.01μF电容两个5V直流电源一个导线若干时基电路的调测，显示电路的调测，计数电路的调测，控制电路的调测，最后是测量脉宽部分的调测。
整体指标测试被测信号频率周期脉宽的测量档位测量范围被测信号频率测量值001 1Hz~999Hz 207 Hz 210Hz011 0.1kHz~99.9kHz 27.1KHz 27.2KHz010 0.01KHz~9.99KHz 3.25KHz 3.26KHz100 测量周期 20.1Hz 49ms101 测量脉宽 20.1Hz 24ms四、总结与心得4.1 本次实习让我们体味到设计电路、连接电路、调测电路过程中的乐苦与甜。
设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我所学的知识进行了检验。
在实习的过程中发现了以前学的数字电路的知识掌握的不牢。
同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。
在设计控制电路的时候，我们可以连接译码显示和计数电路，这样就加快了完成的进度。
最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。
五、附录5.1 CC 4518十进制同步加/减计数器4518 管脚图4518功能表及波形图5.2 CC4017------十进制计数器/脉冲分配器4017管脚图4017功能表及波形图5.3 CC4511 4线－七段所存译码器/驱动器4511管脚图4511功能表5.4 数码管的管脚图数码管功能表对应管脚显示7C 4E 6小数点5 D 1 G 10A2 F 9 B0 0 0 1 0 1 0 0 01 0 1 1 1 1 1 1 02 1 0 1 0 0 0 1 03 0 1 1 0 0 0 1 04 0 1 1 1 0 1 0 05 0 1 1 0 0 0 0 16 0 0 1 0 0 0 0 17 0 1 1 1 1 0 1 08 0 0 1 0 0 0 0 09 0 1 1 0 0 0 0 05.5 74160十进制同步计数器（异步清除）74160 管脚图74160 功能表说明：H－高电平L－低电平X－任意5.6 7404 六反向器逻辑图5.7 74132 四2输入与非门（有施密特触发器）管脚图：5.8 74151 8选1数据选择器管脚图：5.9 74153 双4选1数据选择器管脚图：六、参考文献1.张顺兴 . 数字电路与系统设计 . 南京：东南大学出版社，20042.邹其洪 . 电工电子实验与计算机仿真 . 北京：电子工业出版社，20033.王玉秀 . 电工电子基础实验 . 南京：东南大学出版社，20064.孙肖子 . 模拟电子技术基础 . 西安：西安电子科技大学出版社，20015.谢自美 . 电子线路设计•实验•测试 . 第2版 . 武昌：华中科技大学出版社，20006.张豫滇 . 电子电路课程设计 . 南京：河海大学出版社，2005。