脉冲与数字电路模拟试题第1套及答案讲义
《脉冲数字电路》试卷A【考试试卷答案】
《脉冲数字电路》试卷A适用专业： 考试时间：120分 考试方式：闭卷 满分：100一、填空题（共20分，每空1分）1、十进制数10)42(对应的二进制数为 ，十六进制数16)16(F 对应的十进制数为 。
2、实现基本逻辑运算的逻辑门有 、 和 三种。
3、B A B A F '+'=的与非表达式为 。
4、n 变量的最小项应有 个，全体最小项之和为 。
5、TTL 门电路的 门和CMOS 门电路的 门都能实现“线与”。
6、TTL 反相器的输入端悬空时输入端电压等于 ，这时输出是 电平。
7、七段发光二极管显示器通常采用 和 两种接法。
8、主从JK 触发器，在CLK=1期间存在主触发器能且仅能 的现象。
9、JK 触发器的两个输入端连在一起作为输入端，可以构成 触发器。
10、时序逻辑电路中，任一时刻的输出不仅与该时刻 有关，而且与电路 有关。
11、用触发器组成十二进制计数器，至少应用 个触发器。
12、石英晶体多谐振荡器的振荡频率取决于石英晶体的 ，而与外接电阻、电容无关。
二、（12分）图1.1(a)是TTL 门电路,图1.1(b)是CMOS 门电路, ,图1.1(c)是输入信号A 、B 的电压波形，其高低电平满足各门电路的逻辑要求，试写出各个输出信号的逻辑表达式，画出它们的输出电压波形图。
AB1YAB2YAB3Y ΩM 1图1.1(a) 图1.1(b)=1Y ， =2Y ，=3Y图1.1(c)三、（10分）图2.1(a)是TTL 主从JK 触发器，图2.1(b)是CMOS 边沿D 触发器，时钟脉冲和输入信号波形见图2.1(c)，写出各触发器的特性方程，对应画出Q 端的输出波形，设初始状态为“0”。
CLK图2.1(a) 图2.1(b)=+11n Q ， =+12n Q图2.1(c)四、（每小题4分，12分）化简下列逻辑函数，写出它们的最简与或表达式。
1、BCD C A A Y +'+=2、D C A BC A D B Y ''+'+''=， 约束条件0=+AC AB3、∑∑+=)15,14,13,12,11,10()9,8,7,6,5(d mY五、（12分）试设计一逻辑电路供三人（A、B、C）表决使用。
脉冲与数字电路试题
2004——２００５学年第二学期期末试题《脉冲与数字电路》一、填空（每空１分，２０分）（§２－１）17、在数字逻辑电路中，基本逻辑关系为、、三种。
实现这三种逻辑功能的电路称为、、。
18、作为逻辑取值的和并不表示数值的大小，而是表示对立的两个逻辑状态。
19、与门的逻辑功能为：。
20、反相器就是，它的逻辑功能是输入低电平时，输出为；输入为高电平时输出为。
其逻辑表示式为：。
21、MOS与非门可分为、和三种类型。
其中速度较慢。
22、三态门的输出端可以输出、、三种状态。
23、三态门可作为和，常用作计算机系统中各部件的输出级。
24、代数化简法包括、、、。
25、常用的显示译码器有三种、、。
１．数字逻辑电路是指输出与输入之间存在着一定逻辑关系的电路，又简称逻辑电路。
※２．逻辑代数最基本的运算有与运算、或运算和非运算。
３．真值表是把输入逻辑变量的各种可能取值和对应的逻辑函数值排列在一起组成的表格。
４．当且仅当决定某件事的各个事件中，任意具备一个和几个时，这件事情都能发生，那么这件事情和各个条件的关系叫或逻辑关系，逻辑式：Y=A+B（§２－２）５．逻辑函数常用的表示方法有：真值表、逻辑表达式和逻辑图。
※（§２－３）6．与或非门电路输出与输入之间是先与、再或、后非的逻辑关系。
７．异或门实现的逻辑关系是输入相同时为０，不同时为１，其逻辑表达式为Y=A B+A B.※８．由于TTL电路输出电阻小，一般TTL电路是不能接成线与方式的，即多个输出端不能连接在一起。
９．在实际应用中，ＯＣ门不仅可实现线与逻辑，还可实现逻辑电平的变换。
１０．三态门的输出端可以输出高电平、低电平、高阻态三种状态，可以看作是由两个与非门及一个二极管组成。
※（§３－１）１１。
按照逻辑功能的不同，数字电路可分为两大类：组合逻辑电路和时序逻辑电路。
１２。
所谓组合电路，是指在任何时刻，输出信号仅取决于该时刻的输入信号，而与先前的状态无关的电路。
《脉冲与数字电路》试题一(满分100分)
《脉冲与数字电路》试题一（满分100分）一、填空题（每空1分，共40分）1、脉冲是指存在时间极短的（）或（）的波形。
在脉冲数字电路中，常用的是（）脉冲。
2、电容器充放电过程中，充放电的快慢取决于RC的大小。
RC大，则充放电进行的（）；RC小，则充放电进行的（）。
3、二极管和三极管都具有（）特性。
利用二极管的单向导电性，可将其作为（）使用。
处于开关状态下的晶体管，其工作点在（）区和（）区之间跳动。
4、（）是最基本的开关电路，它的特点是输出信号和输出信号反相。
5、触发器是数字电路的一种基本（）单元，它能够（）一位二进制的信息。
它应具备如下功能：有两个（），在输入信号的作用下，它可以置于（）态，也可以置于（）态；它还必须具有（）功能。
6、对于同步RS触发器，用作计数器时，触发器会发生多次翻转，即出现（）现象。
7、TTL电路的电压传输特性分为（）、（）、（）和（）四个阶段。
8、时序电路逻辑功能的特点是：电路任意时刻的输出信号不仅与当时的（）有关，还与电路原来的状态有关。
9、寄存器是具有能够（）、（）和传送数码的一种逻辑记忆元件，它分为（）和（）两种。
10、计数器是数字系统中能（）输入脉冲个数的数字电路。
它可用来（）、（）、（）。
11、卡诺图化简中，两个相邻最小项合并可消去（）个变量；八个相邻最小项合并可消去（）个变量12、CC7555集成电路由（）、（）和（）、放电管V以及（）组成。
13、集成施密特触发器由（）、（）、（）和（）四部分组成。
二、判断题（每小题1分，共20分）1、脉冲分压器中的加速电容Ci是使输出电压变化加快，以克服Co的延缓作用。
（）2、积分电路的输出延缓了输入的跳变部分。
（）3、双稳态电路在电源接通后，电路一定处于V1饱和，V2截止。
（）4、逻辑代数中的“加”和普通代数中的“加”完全一样。
（）5、TTL电路中，V6、V7对输入信号起箝位作用。
（）6、式子A+AB=A成立。
（）7、TTL电路实现了“与非”逻辑功能。
(完整版)数字电路试题及参考答案
《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。
[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中，（ B）能够产生脉冲准时。
[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是（C）。
[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较，其差别在于后者（B）。
[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。
[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有（C）。
[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于（A）。
[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措（B）。
[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是（D）。
[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由（ A）组成。
[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中，最大的数是（B）。
[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。
[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是（A）。
《数字电子电路》(本)模拟试卷1.docx
《数字电子电路》(本)模拟试卷1总分：100分时间：90分钟一、选择题(每小题3分，共36分)1.下列四个数屮与十进制数(163) 不相等的是__________ o(1)(A3) io (2) (10100011) 2(3) (000101100011 ) 8421BCD (4) (100100011) 82.将TTL与非门作非门使用，则多余输入端应做_____ 处理。
(1)全部接高电平(2)部分接高电平，部分接地(3)全部接地(4)部分接地，部分悬空3.由或非门构成的基本RS触发器，输入S、R的约束条件是______ c(1) SR二0 (2) SR二1 (3) S+R二0 (4) S+R二14.T触发器，在T二1时，加上时钟脉冲，则触发器_____ 。
(1)保持原态(2)置0 (3)置1 (4)翻转5.要使边沿触发型JK触发器具有Qn+】=页的功能，其输入信号必须满足( ) (1) J=K=0 (2) J=K=1 (3) J=l,K=0 ⑷ J=0,K=l6.用三个触发器构成一个五进制计数器，无效状态的个数为( )(1) 1 个(2) 2 个(3) 3 个(4) 4 个7.工作中既可以读出信息，又可写入信息的存储器称为____ o(1) ROM (2) RAM (3) PLA (4) EPROM8.一个ROM共有10根地址线，8根位线(数据输出线)，则其存储容量为_。
(1) 10X8 (2) 102X8 (3) 10X82(4) 2l0X89.rtl 555定时器构成的单稳态触发器，其输出脉冲宽度取决于_____ 。
(1)电源电压(2)触发信号幅度(3)触发信号宽度(4)外接R、C的数值10.逻辑函数F (ABC) =A+AC+BC的最简与或表达式为( )(1) F=A+C (2) F=A+B (3) F=A+B (4) F=A + C11.逻辑函数F=AC + BC的最小项表达式为( )(1) F(ABC)=》m(l，3, 6, 7) (2). F(ABC)=Xm(2, 3, 6, 7)(3) F(ABC)=》m(l，2, 6, 7) (4) F(ABC)=£m(h 4, 5, 6)12.触发器电路如图所示，当输入A=1时，次态等于( )二、（12分）下列逻辑电路能否实现所规定的逻辑功能？能实现者在括号内写“Y”，错的写 “N”。
脉冲与数字电路
通渭职专2010-2011学年度第二学期《脉冲与数字电路》期中试卷本试题适用班级：09电子技术命题教师：马泽霞阅卷教师：＿＿＿班级：姓名：成绩:一、填空题：（20分）1.脉冲周期表示重复出现的时间间隔。
2.微分电路和积分电路，都是利用实现波形变换的，微分电路输出取自，要求时间常数。
积分电路输出取自，要求时间常数。
3、理想开关的特点是。
4、是把输入逻辑变量的各种可能取值和对应的逻辑函数值排列在一起组成的表格。
5、所谓是指用电路的高电平代表逻辑1，低电平代表逻辑0；所谓是指用电路的低电平代表逻辑1，高电平代表逻辑0。
二、选择题：（30分）（）1. 晶体三极管从反向截止到正向导通所用时间为t1,从正向导通到反向截止所用时间为t2，则t1与t2的关系是（）A. t1=t2B.t1<<t2C.t1>>t2（）2.NPN型三极管饱和导通的条件是（）。
A. U BE≥0.7V,U BE>V CEB. U BE≥0.7V,U BE<V CEC. U BE≤0V,U BE>V BC（）3、符号“或”逻辑关系的表达式是（）A.1+1=1B.1+1=2C.1+1=10（）4、能实现“有0出0 ，全1出1”逻辑功能的是（）A.或门B.与门C.非门（）5、多个门的输出端可以无条件连接在一起的是（）A.TTL门B.OC门C.三态门（）6、符合右图所示真值表的逻辑符号是（）A. B.8 C.9（）7、判断两个输入状态是否相同，当输入状态不相同时，输出低电平的门电路是（）A.同或门B.异或门C.非门（）8、符合真值表的门电路是（）A.同或门B.异或门C.非门（）9、或门的逻辑功能是（）A.有0 出1，全1迟0B.有0出0，全1出1C.有1出1，全0出0（）10、硅NPN型三极管饱和时，共集电极与发射极压降V CES的值是（）A.0.3VB.0.4VC.0.7V三、填表题：10分1、已知逻辑表达式为Y=AB,则其对应的真值表为：2、已知逻辑表达式为Y=BA ,则其对应的真值表为：四、简答题（30分）1、什么是限幅器？它是由什么组成的？它又是如何分类的？（10分）2、什么叫与逻辑？什么叫或逻辑？它们的逻辑表达式分别是什么？3、逻辑函数的定义是什么？逻辑函数的表达式有几种？分别是什么？五、画波形题（10分）已知CP、J、K的波形如下图所示，画出表达式Y=CPJK的波形（及三个波形相与的结果）。
《脉冲数字电路》试卷B【考试试卷答案】
《脉冲数字电路》试卷B适用专业：考试时间：120分钟考试形式：闭卷满分：100分一、填空题（共25分，每空1分）1、某门电路输出高电平最小值为V OH（min），输入高电平最小值为V IH（min），则其输入高电平时的噪声容限为，若输出低电平最大值为V OL（max），输入低电平最大值为V I L（max），则其输入低电平时的噪声容限为。
2、n变量的逻辑函数有个最小项，任意两个最小项的乘积为，全体最小项之和为。
3、用四个触发器组成的计数器最多应有个有效状态，若要构成十二进制计数器，最少用个触发器，它有个无效状态。
4、JK触发器的特性方程是Q N+1= 。
5、有符号二进制数1011010的反码为，补码为。
（3FF）16=（）2=（）10=（）BCD6、任何一个时序逻辑电路，我们都可以用、和三个方程来表述其电路功能。
7、译码器有N个输入信号和M个输出信号，若为全译码器，则N与M的关系是。
3-8译码器74LS138译码输出低电平有效，若输入为A2A1A0=100，则输出为。
8、在TTL门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入电平；在CMOS门电路的输入端与电源之间接一个1KΩ电阻，相当于在该输入端输入电平。
9、能够实现“线与”的TTL门电路叫，能够实现“线与”的CMOS门电路叫。
10、晶体管用作开关时总是工作在状态或状态。
二、化简题（共15分，每小题5分）1、已知某函数F =（B′+（A+CD′）′）（AB+（CD′）′），试将其化成最小项之和的形式。
2、试用卡诺图化简具有约束的逻辑函数Y = AB′C′+ ABC+ A′B′C + A′BC′，约束条件是A′B′C′ + A′BC = 0 。
3、已知某辑函数Y = （AC + B ）（AB′+ C），试求Y′。
三、画图题（共20分）1、已知边沿触发的D触发器输入信号和时钟信号波形如下图所示，试画出输出端Q和Q′的电压波形。
脉冲与数字电路——模拟试题五及答案
脉冲与数字电路——模拟试题五及答案脉冲与数字电路试题第五套⼀、单选题(每题1分)1. TTL 与⾮门的关门电平为0.8V ，开门电平为2V ，当其输⼊低电平为0.4V ，输⼊⾼电平为3.5V 时，其输⼊⾼电平噪声容限为( )。
A 1.1 VB 1.3VC 1.2VD 1.5V2. 串⾏加法器的进位信号采⽤（）传递，并⾏加法器的进位信号采⽤（）传递。
A 超前，逐位B 逐位，超前C 逐位，逐位D 超前，超前3. 如果晶体三极管⼯作于饱和区则该管( )。
A 发射结正向偏置，集电结反向偏置B 发射结正向偏置，集电结正向偏置C 发射结反向偏置，集电结正向偏置D 发射结反向偏置，集电结反向偏置4. 下列逻辑函数中不相等的是（）。
A ．CB B AC B B A ?=+ B ．))((C B B A C B B A ++=+ C ．C B B A C B B A +++=+D ．BC B A C B B A +=+5. ⽯英晶体多谐振荡器的主要优点是( )。
A 电路简单B 频率稳定度⾼C 振荡频率⾼D 振荡频率低6. 减少三极管的饱和深度可提⾼⼯作速度，为此在下列条件中正确的措施是( )。
A 增⼤IB B 减⼩IcC 减少U BCD 增⼤β7. 与⼋进制数 (47.3)8 等值的数为：（）A. (100111.11)2B. (27.6)16C. (27.3 )16D. (100111.110)28. 硅⼆极管导通和截⽌的条件是( )。
A U F > 0.7V ， U F < 0.5VB U F > 0.5V ，U F < 0.7VC U F > 0.7V ， U F < 0.7VD U F > 0.5V ，U F < 0.5V9. 半导体中有两种载流⼦，分别是( )。
A 原⼦和中⼦B 电⼦和空⽳C 电⼦和质⼦D 电⼦和离⼦10. 若已知AC AB C A B A =+=+,，则（）A ． B=C = 0B ． B=C =1 C ． B=CD ． B ≠C 11. 下列数中,最⼤的数是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
输入
输出
10×
0000
01×
1001
00↓
计数
5.用卡诺图判别下式是否为最简与或式，如不是，则化简为最简与或式。
6.用74LS163设计一个85进制加法计数器，要求采用反馈归零法。
74LS163功能表
输入
输出
0×××↑××××
0000
0
10××↑
1111↑××××
计数
110××××××
10.没有专门的数据选择器，一般是用译码器改接的
11.分析组合逻辑电路一定得写出逻辑表达式。 ( )
12.用施密特触发器可以构成多些振荡器。（）
13.竞争冒险现象是可以消除的。（）
14.一片8选1数据选择器可以实现二输入函数。( )
15.异或函数与同或函数在逻辑上互为反函数。（）
三、计算分析题(每题10分)1.分析如图7316电路，说明功能。
A．全部输入是0 B.任一个输入是0C.仅一个输入是0D.全部输入是1
7.组合逻辑电路（D）。
A一定是用逻辑门构成的B一定不是用逻辑门构成的
C一定是用集成逻辑门构成的DA与B均可
8.已知逻辑函数的真值表如下，其表达式是（C）
A． B． C． D．
图2202
9.要把不规则的矩形波变换为幅度与宽度都相同的矩形波，应选择(C)电路。
图7316
74LS160功能表
输入
输出
0××××××××
0000
0
10××↑
1111↑××××
计数
110××××××
保持
11×0×××××
保持
0
2.基于74LS290的异步清零功能设计一个24进制计数器。
74LS290功能表
输入
输出
10×
0000
01×
1001
00↓
计数
3.用卡诺图化简逻辑函数
4.用74LS290设计一个9进制计数器，采用反馈清零法。
7.D
8.C
9.C
10.C
11.D
12.A
13.D
14.A
15.B
二、判断题(每题1分)
1.正确
2.错误
3.正确
4.正确
5.错误
6.错误
7.正确
8.错误
9.正确
10.正确
11.正确
15.正确
三、计算分析题(每题10分)
1.经分析知，片(1)为一个标准的10进制计数器。片(2)从0111开始计数，计满时输出为1001，因此片（2）是3进制计数器。
保持
11×0×××××
保持
0
7.用74LS160,设计一个40进制计数器。
74LS160功能表
输入
输出
0××××××××
0000
0
10××↑
1111↑××××
计数
110××××××
保持
11×0×××××
保持
0
数字电子技术（第2版）第一套A卷答案
一、单选题(每题1分)
1.B
2.B
3.B
4.C
5.B
6.D
由74LS160(1)实现一个标准10进制计数器。4进制计数器，采用74LS160(2)的同步置数功能实现。计数起始值是0110，当74LS160计满时，即输出为1001，由此实现4进制计数器。
所以两级计数器级连构成 进制计数器。
所以两级计数器共同构成 进制计数器。
2.先用两片74LS290级连成100进制计数器，采用异步清零方法，S24=00100100，反馈函数为 ，计数范围是0～23，连线图如图7330。
图7330
3.
图2518
由卡诺图得最简逻辑表达式为:
4.利用74LS290的反馈清零功能实现9进制计数器。74LS290的清零信号为高电平，即 时，才能清零。又9＝（1001）2。因此如图7319所示。 。又因为9进制计数器的容量大于5，故应将 和 相连。连线如图7319所示。
C接高电平D悬空
4.TTL与非门的关门电平是0.8V，开门电平是2V，当其输入低电平为0.4V，输入高电平为3.2V时，其低电平噪声容限为(C)
A 1.2V B 1.2V C 0.4V D 1.5V
5.逻辑函数 的最简与或式为（B）
A． B. C. D.
6.在什么情况下，“与非”运算的结果是逻辑0。（D）
15.主从JK型触发器是(B)。
A在CP上升沿触发B在CP下降沿触发
C在CP=1的稳态下触发D与CP无关的
二、判断题(每题1分)1.译码是编码的逆过程，编码是唯一的，译码也一定是唯一的 。( )
2.如果想实现并串转换可以选择数据分配器。（ ）
3.表示逻辑函数的逻辑表达式与真值表是等价的。( )
4.优先编码器的输入请求编码的信号级别一般是下标号大的级别高。（）
数字电子技术（第2版）第一套A卷
一、单选题(每题1分)
1.回差是(B)电路的特性参数。
A时序逻辑B施密特触发器
C单稳态触发器D多谐振荡器
2.石英晶体多谐振荡器的主要优点是(B)。
A电路简单B频率稳定度高
C振荡频率高D振荡频率低
3.对TTL与非门多余输入端的处理，不能将它们(B)。
A与有用输入端并联B接地
A多谐振荡器B基本RS触发器
C单稳态触发器D施密特触发器
10.所谓三极管工作在倒置状态，是指三极管(C)。
A发射结正偏置，集电结反偏置
B发射结正偏置，集电结正偏置
C发射结反偏置，集电结正偏置
D发射结反偏置，集电结反偏置
11.TTL与非门的关门电平为0.8V，开门电平为2V，当其输入低电平为0.4V，输入高电平为3.5V时，其输入高电平噪声容限为(D)。
A 1.1 V B 1.3V C 1.2V D 1.5V
12.下图电路，正确的输出逻辑表达式是（A）。
A． B． C． D．
图2204
13.下列消除竞争—冒险的方法中错误的是（D）。
A修改逻辑设计B引入封锁脉冲
C加滤波电容D以上都不对
14.连续86个1同或,其结果是（A）
A．1 B．0 C．86D．286
图7319
5.
图2507
由卡诺图得最简逻辑表达式为:
6.74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。经分析，需要两片74LS163级联，计数范围是0～84，反馈状态从高位到低位依次为（0101 0101）2=（55）16，据此画出计数器的逻辑图如图7326所示。
图7326
7.设计两个计数器级连，计数器分别是10进制计数器和4进制计数器，如图7316所示。
5.逻辑函数 已是最简与或表达式。（）
6.七段显示译码器数据输入是二进制码。 ( )
7.适当提高施密特触发器的回差电压，可以提高它的抗干扰能力。（）
8.一个四位数比较器进行数值比较时，只有四位数全部比较完才能产生比较结果。（）
9.CMOS门电路的输入端不允许浮空，是因为其输入阻抗很高，容易引起干扰（）。