集电极开路TT门(OC门)
(完整版)OC门及三态门解析
二、集成逻辑门电路的选用
若要求功耗低、抗干扰能力强，则应选用 工C根M作据O频S电率电路1路工M。作H其z要以中求下C和、M市驱O场S动4因0能0素0力等系要综列求合一不决般高定用的于 场合；HCMOS 常用于工作频率 20 MHz 以下、 要求较强驱动能力的场合。
若对功耗和抗干扰能力要求一般，可选用 TTL 电路。目前多用 74LS 系列，它的功 耗较小，工作频率一般可用至 20 MHz； 如工作频率较高，可选用 CT74ALS 系列， 其工作频率一般可至 50 MHz。
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。
当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
当 EN = 0 时，Y = AB， 三态门处于工作态；
当 EN = 1 时，三态门输出呈 EN 称使能信号或控制信号， 现高阻态，又称禁止态。 A、B 称数据信号。
注意：使用时， OC门公共输出端和电源 VCC 间接上拉电阻
三态门：输出0，输出1，输出高阻
注意：三态门输出端可并联使用，但同一时刻只能有一个 门工作，其他门输出处于高阻状态。
•TTL门电路的使用注意事项
EXIT
三、CMOS 数字集成电路应用要点
(一)CMOS 数字集成电路系列
CMOS4000 系列
EXIT
应用集成门电路时，应注意：
(1)电源电压的正确使用
TTL电路只能用＋5 V(74系列允许误差±5%)；CMOS 4000 系列可用 3 ~ 15 V；HCMOS系列可用 2 ~ 6 V； CTMOS 系列用 4.5 ~ 5.5 V。一般情况下，CMOS 门多 用 5 V，以便与 TTL 电路兼容。
集电极开路门的典型应用
集电极开路门的典型应用
集电极开路门（Open Collector，简称OC门）是一种集成电路的输出装置，其典型应用如下：
1. 并联多个OC门：通过OC门这一装置，逻辑门输出端的直接并联使用成为可能。
两个OC门的并联可以实现逻辑与的关系，称为“线与”。
但在输出端口应加一个上拉电阻与电源相连。
2. 连接不同工作电位的设备：集电极开路电路有时用于连接不同工作电位、或用于外部电路需要更高电压的场合。
3. 连接多个器件的总线：集极开路设备通常用于连接多个器件的总线，前提是该总线的逻辑是同一时刻仅有单个设备输出（负逻辑的）有效信号，例如MCS-51系列的写使能（/WR等）。
4. 驱动较高电平的负载：OC门的特点是输出端可以接受较高的电压，因此它可以驱动较高电平的负载，如电机、继电器、LED等。
以上信息仅供参考，如有需要，建议咨询专业技术人员。
什么是集电极开路(OC)或漏极开路(OD)输出的结构
什么是集电极开路（OC）或漏极开路（OD）输出的结构？2推荐我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1KΩ），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
集电极开路输出
集电极开路输出在应用PLC、变频器和伺服电机等自动控制设备使时，通常会遇到集电极开路输出的接口输出形式，那么什么是集电极开路输出呢？集电极开路（Open Collector，在数字电路中简称OC门）电路中的“集”就是指三极管的集电极。
集电极开路输出其实就是控制三极管工作在截止区或者饱和区的一种工作状态。
三极管符号如图1所示：图1：左边为PNP型三极管，右边为NPN型三极管。
其中，基极用B（base）表示，集电极用C（collector）表示，发射极用E（emitter）表示。
典型的集电极开路电路如图2所示。
电路中右侧晶体管的集电极（output）什么都不接，所以叫做集电极开路。
右侧的三极管用作反向作用，即左侧（input）输入为0时左侧的三极管截至，VCC通过电阻加到右侧三极管基极，右侧的三极管导通，右侧输出端连接到地，输出0。
图2典型集电极开路电路从图2中可以看出，集电极开路输出是无法输出高电平的。
如果想要输出高电平，；可以在输出端加上上拉电阻。
因此集电极开路输出可以用作电平转换，通过上拉电阻上拉至不同的电压，来实现不同的电平转换。
用做驱动器时，由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。
OC门通过上拉电阻可以输出高电平，此外，为了加大输出引脚的驱动能力，从降低功耗及芯片的灌电流能力考虑，上拉电阻应当选择足够大，从确保足够的驱动电流考虑应当足够小。
将OC门输出连接在一起时，在通过一个电阻接外电源，可以实现“线与”逻辑关系。
只要电阻的阻值和外电源电压的数值选择得当，就即能保证输出的高低电平符合要求，也能保证三极管的负载电流不至于过大。
集电极开路输出除了可以实现多门的线与逻辑关系外，通过使用大功率的三极管还可以直接驱动交大电流的负载，如继电器、脉冲变压器、指示灯等。
OC门和三态门相关知识
OC门和三态门(双击自动滚屏)集电极开路门电路（OC门）在TTL与非门电路中将T4解掉换成电阻R c（如下图）：动画演示图下：其逻辑功能并没有改变，仍有A=B=1， T5导通，输出端为低电平Y=0。
A、B中只要有一个0， T5截止，输出端为高电平5V（TTL与非门输出高电平Yv OH＝3.6V），Y=1。
由R4取代T4，显然逻辑功能未变，但速度大为降低。
把R4不做在集成电路的内部（T5的集电极处于开路状态），使用OC门集成块时，用户必须选定合适的阻值，将R c接到门的输出端与电源之间，该OC门才能具有稳定的逻辑功能（如不把R c接进去，任其集电极开路，该电路不具备正常的逻辑功能）。
这种电路称为集电极开路门电路——简称OC门。
用如下符号表示：OC门的最大特点是具有线与功能。
几个OC门共用一个R c（输出端并接在一起），其输出为单个OC门输出之积（与）。
三态输出门电路（TS（Three-state output Gate）门）上图为三态门输出门电路的原理图。
在图中，如果将虚线方框内的两个反相器和一个二极管剪掉，剩下的部分就是典型的TTL与非门电路。
所谓三态是指输出端而言。
普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。
T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。
三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。
因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（v cc）阻抗无穷大。
因此这第三种状态也称高阻状态。
现对三种状态进行分析：控制信号可在E N处加入，也可在处加入：E N＝0，＝1，则C=0，v B1=0.9V，v c2＝0.9Vv B4＝v c2＝0.9V，T4截止（T4导通的电位v B4>1.4V）v B1=0.9V，T5截止，输出端Y为高阻状态。
E N＝1，＝0，C=1，对与非门另两个A、B输入端无影响，为正常的与非门电路。
实验12_集电极开路门和三态门
规范值 范 围
≤0.1mA
0.35V
0.8 mA 2.4 mA 17 ns 15 ns
≤0.5V ≤0.1mA ≤20 uA ≤0.4mA ≤1.6mA ≤4.4mA ≤32ns ≤28ns
VCC 14
13
12
11
10
9
8
&
&
&
&
&
1
2
3
4
5
6
7 GND
图 12-2 集电极开路与非门 74LS01 引脚图及逻辑符号
2. OD 门 如同 TTL 电路中的 OC 门一样，CMOS 门的输出电路结构也可以作成漏极开路的形式 （见图 1.2-3 所示 40107 OD 门）。在 CMOS 电路中，这种输出结构经常用在输出缓冲/驱动 器中，或者用于输出电平的转换，以满足吸收大负载电流的需要，也可以用于实现“线 与”。
31
Vcc
A
B
T1
EN 1
1
T4
T2 Y
T5 D
(a)
A
&
B
Y
EN
EN
32
实验报告· 实验 1.2 集电极开路门和三态门的性能与应用
Vcc
T4
A
B
T1
T2 Y
T5
EN 1
D
A
&
B
Y
EN
EN
图 12-5 三态输出门的电路图和图形符号
(a) 控制端高电平有效 (b) 控制端低电平有效
三态门增加了一个控制端，从而有高电平，低电平，高阻态三种输出状态。当控制端处
00 01
0.1145 4.229
什么是OC门
什么是OC门OC门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。
为什么引入OC门？实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。
因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。
OC门主要用于3个方面：1、实现与或非逻辑，用做电平转换，用做驱动器。
由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。
OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。
2、线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。
在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。
在硬件上，可用OC门或三态门（ST 门）来实现。
用OC门实现线与，应同时在输出端口应加一个上拉电阻。
3、三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。
什么叫开漏输出开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。
TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。
它可以吸收很大的电流，但是不能向外输出电流。
所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。
OC门开漏输出和OD门开漏输出都是为了同一个目的，都是为了实现逻辑器件的线与逻辑，当然选用不同的外接电阻也可以实现外围驱动能力的增加。
实验 OC门和三态门
F = AB + CD+ EF
实验内容和步骤
（1）OC门应用 OC门应用 ①TTL集电极开路与非门74LS01负载电阻 TTL集电极开路与非门74LS01负载电阻 RL的确定。 用两个集电极开路与非门“线与” 用两个集电极开路与非门“线与”使用驱 动一个TTL非门；按图1 动一个TTL非门；按图1–2–4连接实验电路， 负载电阻R 用一只200 电阻和100k 负载电阻RL用一只200 电阻和100k 电位 器串联而成，用实验方法确定和的阻值， 并和理论计算值相比较。填入表1 并和理论计算值相比较。填入表1–2–2中。
假设将n OC门的输出端并联“线与”，负载是m 假设将n个OC门的输出端并联“线与”，负载是m 个TTL与非门的输入端，为了保证OC门的输出电 TTL与非门的输入端，为了保证OC门的输出电 平符合逻辑要求，OC门外接负载电阻R 平符合逻辑要求，OC门外接负载电阻RL的数值应 介于与所规定的范围值之间。
UOH —— OC门输出高电平； OC门输出高电平； UOL ―― OC门输出低电平； OC门输出低电平； ――负载电阻所接的外接电源电压； ――负载电阻所接的外接电源电压； ――接入电路的负载门输入端个数； ――接入电路的负载门输入端个数； ――“线与”输出的OC门的个数； ――“线与”输出的OC门的个数； ――负载门的个数； ――负载门的个数； IIH――负载门高电平输入电流； IH――负载门高电平输入电流； IIL――负载门低电平输入电流； IL――负载门低电平输入电流； IOLmax――OC门导通时允许的最大负载电流； OLmax――OC门导通时允许的最大负载电流； IOH――OC门输出截止时的漏电流。 OH――OC门输出截止时的漏电流。
OC门电路应用范围较广泛，利用电路的 OC门电路应用范围较广泛，利用电路的 “线与”特性，可以方便地实现某些特定 线与” 的逻辑功能，例如：把两个以上OC结构的 的逻辑功能，例如：把两个以上OC结构的 与非门“线与”可完成“与或非” 与非门“线与”可完成“与或非”的逻辑 功能；实现电平的转换等任务。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集电极开路TTL门（OC门）
⑴TTL与非门输出端并联后出现的问题
在实际应用与非门时，某些场合希望能将多个门的输出端连在同一根导线上。
在数字系统中，称公共导线为总线（BUS）,为传输各门信息的公共通道。
但是对于推拉输出的TTL与非门，当各个门的输出不是相同的逻辑状态时不能这样使用。
有两个推拉输出的TTL与非门，若在一个门输出为高电平（即该门关门），另一个门输出为低电平（即该门开门）时，
图1 两个TTL与非门输出端直接相连的错误接法
将两个门的输出端并联成图1所示电路。
由于在具有推拉式输出级的电路中，无论输出是高电平还是低电平，输出电阻都很小，输出端并接后将有很大的电流i同时流过两个门的输出级，该电流远远超过了与非门的正常工作电流，足以使V3、V4 过载而损坏，更为严重的是并联后的输出电压既非逻辑1亦非逻辑0，这种不确定状态是不允许出现的。
因此，推拉输出的TTL与非门输出端是不允许并联使用的。
⑵集电极开路的与非门结构和符号
避开低阻通路，把输出级改为集电极开路的结构就可以解决推拉输出的TTL与非门的输出不允许接至同一总线上的问题。
如图2（a）所示，这种门称为集电极开路的与非门（OC门）。
它与推拉输出的与非门的区别是用外接电阻RC代替R4、V3、VD3，电源VC与VCC可以不是同一个。
这种门电路在工作时需要外接负载电阻和电源。
只要电阻的阻值和电源电压的数值选择得当，就能够做到既保证输出的高、低电平符合要求，输出端三极管的负载电流又不过大。
图2 TTL开路门（a）电路结构；（b）符号。
当几个OC门的输出端相连时，一般可共用一个电阻RC和电源VC，如图3(a)、（b）分别给出它们的符号和电路结构。
图3 OC门的线与连接图4 OC门上拉电阻的计算
图3中Y1输出高电平，Y2输出低电平时，负载电流同样会通过RC 流向Y2的输出管V4。
但可以把外接电阻RC选得足够大，使得电流很小，确保Y1的输出管能可靠饱和，输出Y为低电平。
当然RC也不能过大，否则会降低OC门的输出高电平。
图4中，当相连的OC门中至少有一个输出为低电平时，总输出为低电平；当两个OC门的输出都为高电平时，则总输出为高电平。
可见它能实现输出端相“与”的功能。
输出
这种靠线的连接形成与功能的方式称为“线与”。
同理，也可以制成集电极开路或门，集电极开路非门等等。
只要是集电极开路，都允许接成线与形式，但使用时一定要注意外接电阻。
图5（b）是OC门的逻辑符号，是在普通门符号输出端的框内加上“◇”.◇表示开路输出，下划线表示输出晶体管导通时呈现低电平的逻辑0；截止时则为高阻状态，欲使其呈现高电平的逻辑1则要接上拉电阻，外接电阻RC即为上拉电阻。
另外，如果在◇上加的是上划线则表示输出晶体管导通时呈现高电平的逻辑1；截止时则为高阻状态，欲使其呈现低电平的逻辑0则要接下拉电阻，发射极开路输出即为此种情况。
如果◇中间有一横线，并且有下划线（或上划线），则表示输出端内部具有上拉电阻（或下拉电阻），称为无源上拉（或无源下拉）。
⑶外接电阻RC阻值的选取方法
OC门外接电阻RC的大小取决于并联在一起的输出端数，所接电阻数以及逻辑状态。
在图2–27电路中，假定将n个OC门输出端并联使用。
负载是m个TTL与非门，每个门各有n个输入端。
当所有OC门截止时，输出为高电平。
为保证高电平不低于规定的VOH值，显然RC不能选得过大。
据此便可列出计算RC最大值为
式中，VC是外接电源电压；IOH是每个OC门输出三极管截止时的漏电流；IIH是负载每个输入端的高电平输入电流。
同理，当OC门导通时，输出为低电平。
这时外接电阻RC中的电流和每个负载门输入端的低电平电流IIL将流入导通的OC门。
考虑最不利的情况，即仅有一个OC门导通时，全部电流都流入这个导通的OC 门。
因此，外接电阻RC的值又不能选得太小，以确保流入唯一的一个导通OC门得电流不超过最大允许电流IOL（max），输出低电平不高于规定的VOL值。
于是，外接电阻RC的最小值为
综上分析，最后选定的外接电阻RC值应介于RC(max)和RC(min)之间。
即
集电极开路门的外接电源VC的值可以在不超过V4的击穿电压范围内
自由选择。
因此，这种结构适合于制作驱动高电压、大电流的门电路。
这种门电路称为驱动器。
OC门除了具有线与的功能外，还常用于一些专门场合，如数据传输总线、电平转换及对电感性元件的驱动等。
下图给出用其实现电平转换的例子。
图5 用OC门实现电平转换。