第二章51结构与时序案例
合集下载
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
chap2_MCS-51单片机结构与时序s
2019/2/24
-27-
SFR(续)-教材P58
2019/2/24
-28-
SFR(续)-P59
2019/2/24
-29-
2.1.3 I/O端口
I/O端口又称为I/O接口,通道,通路(port)
串行I/O端口一次只能传送1位二进制信息,并行I/O端口一 次可以传送一组(8位)二进制信息. 1.并行I/O端口 8051有4个并行I/O端口,命名为P0,1,2,3,每个端口有双 向I/O功能,输入/出. 每个端口内部有一个数据输出锁存器和一个数据输入缓 冲器,4 个数据输出锁存器和端口号 P0-3 同名, 皆为特殊 功能寄存器SFR中的一个. 输出锁存,输入缓冲
/EA接低地电平,机器使用片外ROM /EA接高电平,先使用片内ROM,再使用片外ROM. (片内ROM保密处理)
2019/2/24
-21-
4.片内RAM
8052 系列内部有 256 字节存储单元 ,8051 系列内部有 128 字 节.
00-7FH为片内RAM的低128字节
80-FFH为片内RAM的高128字节
2019/2/24
-15-
[例]
MOV SP,#30H ?
MOV A, #00H MOV B, #01H
PUSH ACC
PUSH B (对否) POP ACC POP B 图示其操作过程,或用课件动画.
2019/2/24
-16-
(6) 数据指针 DTPR( Data Pointer)
2019/2/24
-6-
2.定时控制部件
起控制器的作用,由定时控制逻辑,指令寄存器IR, 指令译码器和振荡器OSC等组成.
第2章 MCS-51单片机结构和时序
举例： 若MCS-51单片机外接晶振为12MHz时，则单 片机的四个周期的具体值为： 振荡周期＝1/12MHz＝1/12μs＝0.0833μs 时钟周期＝1/6μs＝0.167μs ，状态周期 机器周期＝1μs 指令周期＝1～4μs
各种周期的关系图
指令周期 机器周期 S1 机器周期 S4 S3 S4 S5 S6 S1 S2 S3 S5 S6 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2
② 作地址数据线使用 当CPU对片外存储器进行读写时，P0口用作 地址总线低8位/数据总线（分时使用）
2. P1口组成结构与功能
（1）P1口的结构 （P.28）
从P1口的结构图可以看出，P1口在电路上只是P0 口的一部分，没有多路选择开关MUX以及相应控制电 路；另外，输出电路只有一个场效应管，内部有上拉 电阻，无须外接。 （2）P1口的功能 （P. 28） P1口是一个专供用户使用的通用双向I/O口。 ◆ 用作输出口 此时，能通过内部的上拉电阻提供负载电流，不 须外接上拉电阻； ◆ 用作输入口 此时，同P0口一样，有两种读操作：“读锁存器”和 “读引脚”。
（4）关于堆栈
原理上讲，堆栈可以设在内部RAM区的任意地方， 但由于很多区域有其特殊用途，故堆栈一般设在30H ~ 7F H 之间。 MCS-51单片机的堆栈是从低地址向高地址生长的， 复位后SP的内容为07H，若不重新定义，则以07H为 栈底，进栈的数据从08H单元开始存放。
5.片内高128字节RAM—SFR 区 （P24）
（2）附加要点
◆ 访问片内、片外ROM的指令均为MOVC; ◆ 复位后，PC的值为0000H，也就是说CPU从程序存储 器的0000H地址处开始取指令执行程序；但由于0003H ~ 0032H单元被保留用于中断向量地址，所以应该在 0000H单元处放置一条绝对转移指令以跳过这些单元。
单片机课件第2章 80C51的结构与原理
﹡ Intel的：80C31、80C51、87C51， 80C32、80C52、87C52等；
﹡ ATMEL的：89C51、89C52、89C2051等； ﹡ Philips、华邦、Dallas、 Siemens(Infineon)等公司的许多产品 。
2021/7/13
6
2.2 80C51的基本结构与应用模式
外部数据存储器的寻址和数据选通 。ALE信号会出 现非周期现象。
2021/7/13
30
2.4.3 80C51单片机的复位
一、复位电路
复位目的是使单片机或系统中的其它部件处于某种 确定的初始状态。
＋5V C1 R1
RST
80C51
＋5V
C1
RST
K R2
80C51
R1
上电复位电路
2021/7/13
按键与上电复位
31
二、单片机复位后的状态
复位后： PC=0000H，所以程序从0000H地址单元开始执行； 启动后，片内RAM为随机值，运行中的复位操作不
改变片内RAM的内容 ；
特殊功能寄存器复位后的状态是确定的 ： P0~P3=FFH，各口可用于输出，也可用于输入； SP=07H，第一个入栈内容将写入08H单元； IP、IE和PCON的有效位为0，各中断源处于低优先 级且均被关断、串行通讯的波特率不加倍；
（1）MCS-51是Intel公司生产的一 个单片机系列名称。属于这一系列的 单片机有多种，如：
﹡8051/8751/8031；
﹡8052/8752/8032；
﹡80C51/87C51/80C31 ﹡80C52/87C52/80C32等 。
2021/7/13
2
（2）该系列生产工艺有两种：
﹡ ATMEL的：89C51、89C52、89C2051等； ﹡ Philips、华邦、Dallas、 Siemens(Infineon)等公司的许多产品 。
2021/7/13
6
2.2 80C51的基本结构与应用模式
外部数据存储器的寻址和数据选通 。ALE信号会出 现非周期现象。
2021/7/13
30
2.4.3 80C51单片机的复位
一、复位电路
复位目的是使单片机或系统中的其它部件处于某种 确定的初始状态。
＋5V C1 R1
RST
80C51
＋5V
C1
RST
K R2
80C51
R1
上电复位电路
2021/7/13
按键与上电复位
31
二、单片机复位后的状态
复位后： PC=0000H，所以程序从0000H地址单元开始执行； 启动后，片内RAM为随机值，运行中的复位操作不
改变片内RAM的内容 ；
特殊功能寄存器复位后的状态是确定的 ： P0~P3=FFH，各口可用于输出，也可用于输入； SP=07H，第一个入栈内容将写入08H单元； IP、IE和PCON的有效位为0，各中断源处于低优先 级且均被关断、串行通讯的波特率不加倍；
（1）MCS-51是Intel公司生产的一 个单片机系列名称。属于这一系列的 单片机有多种，如：
﹡8051/8751/8031；
﹡8052/8752/8032；
﹡80C51/87C51/80C31 ﹡80C52/87C52/80C32等 。
2021/7/13
2
（2）该系列生产工艺有两种：
第2章MCS-51单片机结构和时序_2012_7565_1963_20120312141827
60H
2BH
5FH
5EH
5DH
5CH
5BH
5AH
59H
58H
2AH
57H
56H
55H
54H
53H
52H
51H
50H
29H
4FH
4EH
4DH
4CH
4BH
4AH
49H
48H
28H
47H
46H
45H
44H
43H
42H
41H
40H
27H
3FH
3EH
3DH
3CH
3BH
3AH
39H
38H
26H
37H
36H
35H
2.0 MCS-51单片机概述
8位CPU 片内带振荡器及时钟电路 128B片内数据存储器 4KB片内程序存储器（8031/80C31无） 程序存储器的寻址范围为64KB 片外数据存储器的寻址范围为64KB 21B特殊功能寄存器 4×8根I/O线 1个全双工串行I/O接口，可多机通信 2个16位定时器/计数器 中断系统有5个中断源，可编程为两个优先级 111条指令，含乘法指令和除法指令 布尔处理器 使用单＋5V电源
⑴ 自动加1。CPU从ROM中每读一个字节，自动执行PC+1→PC；
⑵ 执行转移指令时，PC会根据该指令要求修改下一次读ROM新 的地址；
⑶执行调用子程序或发生中断时，CPU会自动将当前PC值压入 堆栈，将子程序入口地址或中断入口地址装入PC；子程序返 回或中断返回时，恢复原有被压入堆栈的PC值，继续执行原 顺序程序指令。
80H 7FH
RAM 30H 2FH
第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
MCS51第二章结构与时序PPT课件
DPTR通常在访问外部数据存储器或程序存 储器时作地址指针使用。
26
二、 MCS—51单片机存储器结构
1. MCS—51单片机存储器分类及配置 从物理结构上可分为:
片内、 片外程序存储器,片内、 片外数据存储器;
从寻址空间分布可分为:
程序存储器,内部数据存储器,外部数据存储器;
从功能上可分为:
单片机原理及应用
结构与时序
1
第2章 单片机结构与时序
MCS—51单片机内部结构 MCS—51单片机引脚功能 MCS—51单片机工作方式 MCS—51单片机时序
2
2.1 MCS—51系列单片机内部结构
MCS—51单片机系列 MCS—51 系 列 单 片 机 可 分 为 两 大 系 列 : MCS—51 子 系 列 与 MCS—52 子 系 列 。 MCS—51子系列中主要有8031、 8051、 8751 三种类型。 MCS—52子系列也有3种类型8032、 8052、 8752。
29
程序运行的入口地址
程序最初运行的入口地址， MCS—51单片机是固 定的, 用户不能更改。 程序存储器中有复位和中 断源共7个固定的入口地址。
单片机复位后，程序计数器PC的内容为0000H, 故必须从0000H单元开始取指令来执行程序。 一 般在0000H单元存放一条无条件转移指令, 用户设 计的程序是从转移后的地址开始存放执行的。
3
MCS—51系列单片机配置一览表
4
MCS—51系列单片机内部结构框图
5
MCS—51系列单片机由8大部分组 成
一个8位中央处理机CPU
片内数据存储器RAM（128个字节或256字节）
片内程序只读存储器ROM或EPROM
特殊功能寄存器SFR（18个或21个）
26
二、 MCS—51单片机存储器结构
1. MCS—51单片机存储器分类及配置 从物理结构上可分为:
片内、 片外程序存储器,片内、 片外数据存储器;
从寻址空间分布可分为:
程序存储器,内部数据存储器,外部数据存储器;
从功能上可分为:
单片机原理及应用
结构与时序
1
第2章 单片机结构与时序
MCS—51单片机内部结构 MCS—51单片机引脚功能 MCS—51单片机工作方式 MCS—51单片机时序
2
2.1 MCS—51系列单片机内部结构
MCS—51单片机系列 MCS—51 系 列 单 片 机 可 分 为 两 大 系 列 : MCS—51 子 系 列 与 MCS—52 子 系 列 。 MCS—51子系列中主要有8031、 8051、 8751 三种类型。 MCS—52子系列也有3种类型8032、 8052、 8752。
29
程序运行的入口地址
程序最初运行的入口地址， MCS—51单片机是固 定的, 用户不能更改。 程序存储器中有复位和中 断源共7个固定的入口地址。
单片机复位后，程序计数器PC的内容为0000H, 故必须从0000H单元开始取指令来执行程序。 一 般在0000H单元存放一条无条件转移指令, 用户设 计的程序是从转移后的地址开始存放执行的。
3
MCS—51系列单片机配置一览表
4
MCS—51系列单片机内部结构框图
5
MCS—51系列单片机由8大部分组 成
一个8位中央处理机CPU
片内数据存储器RAM（128个字节或256字节）
片内程序只读存储器ROM或EPROM
特殊功能寄存器SFR（18个或21个）
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MCS-51 CPU 64KB 总线 扩展控制器 内中断 外中断 控制 并行口
返回
可编程I/O
可编程全双工 串行口 串行通信
由图2.1可以看出，单片机内部主要包含下列几个部件： u u u u 一个8位CPU； 一个时钟电路； 4Kbyte程序存储器； 128byte数据存储器；
u
u u u
两个16位定时/计数器；
13
1．运算器
• （4）8位寄存器B： 在乘除运算时，用来存放一个操作数也用来 存放运算后的一部分结果；如不做乘除运算 时，作为通用寄存器。
14
1．运算器
• （5）布尔处理器：
专门用于处理位操作的，以PSW中的CY （指令中用C代替CY）为其累加器。
15
返回
1．运算器
• （6）2个8位暂存器：
当前工作寄存器组。
• 根据需要，可利用传送指令对PSW整字节操作或用位操 作指令改变RS1和RS0的状态，以切换当前工作寄存器组。 这样的设置为程序中保护现场提供了方便。
12
• OV(PSW.2)： 溢出标志位。当进行补码运算时，如有溢
出，即当运算结果超出－128～＋127的范围时，OV位由
硬件自动置1；无溢出时，OV=0。 • PSW.1： 为保留位。89C51未用，89C52为F1用户标志位。 • P(PSW.0)： 奇偶校验标志位。每条指令执行完后，该位 始终跟踪指示累加器A中1的个数。如结果A中有奇数个1， 则置P=1；否则P=0。常用于校验串行通信中的数据传送 是否出错。
• AC(PSW.6)： 半进位标志位，也称辅助进位标志。当 执行加法(或减法)操作时，如果运算结果(和或差)的低 半字节向高半字节有半进位(或借位)，则AC位将被硬 件自动置1；否则AC被自动清0。 • F0(PSW.5)： 用户标志位。用户可以根据自己的需要对 F0位赋予一定的含义，由用户置位或复位，以作为软 件标志。
11
• RS0和RS1(PSW.3和PSW.4)： 工作寄存器组选择控制位。
这两位的值可决定选择哪一组工作寄存器为当前工作寄 存器组。通过用户用软件改变RS1和RS0值的组合，以切 换当前选用的工作寄存器组。其组合关系如表2－7所列。 • 89C51上电复位后，RS1=RS0=0，CPU自动选择第0组为
18
返回
（2）指令寄存器IR及指令译码器ID
• 由PC中的内容指定ROM地址，取出来
的指令经IR送至ID，由ID对指令译
码产生一定序列的控制信号，以执
行指令所规定的操作。
19
返回
（3）振荡器和定时电路
• 89C51单片机片内有振荡电路，只需 外接石英晶体和频率微调电容（2个 30pF左右），其频率范围为 1.2MHz~12MHz。该信号作为89C51工 作的基本节拍即时间的最小单位。
第二章
MCS—51单片机 结构与时序
1
2.1 MCS—51系列单片机内部结构
２.１.1 MCS－51单片机内部结构
MCS-51单片机的系统结构框图如图2.1所示。
2ቤተ መጻሕፍቲ ባይዱ
外部时钟源
51单片机结构框图
程序存储器 4KBROM 数据存储器 128B RAM/SFR
外部事件计数
振荡器和时序 OSC
2×16位 定时器/计数器
ALU的两个入口处。
16
返回
2．控制器
（1）程序计数器PC（16位） （2）指令寄存器IR及指令译码器ID （3）振荡器和定时电路
（4）控制器电路还包括数据指针DPTR、堆栈 指针SP、缓冲器以及定时与控制电路等。
17
返回
（1）程序计数器PC（16位）
• 由两个8位计数器PCH、PCL组成。 • PC是程序的字节地址计数器，PC内 容为将要执行的指令地址。 • 改变PC内容，改变执行的流向。 • PC可对64KB的ROM直接寻址
（2）8位累加器ACC（A）：
（3）8位程序状态寄存器PSW： （4）8位寄存器B：
（5）布尔处理器： （6）2个8位暂存器：
7
返回
1．运算器
（1）8位的ALU：
可对4位、8位、16位数据进行操作。能做 加减乘除、加1、减1、BCD数十进制调整和 比较等算术运算和‚与‛、‘或’、‘异
或’、‘求补’机循环移位等逻辑操作
8
返回
1．运算器
• （2）8位累加器ACC（A）： 它经常作为一个运算数经暂存器2进入ALU的 输入端，与另一个来自暂存器1的运算数 进行运算，运算结果又送回ACC。
经常作为数据传送的中转站，是最忙碌的一
个寄存器，指令中用A来表示。
9
返回
1．运算器
（3）8位程序状态寄存器PSW：
指示指令执行后的状态信息，相当于一般的微处理器 的标志寄存器。PSW中各位状态供程序查询和判别用。
64Kbyte扩展总线控制电路； 四个8-bit并行I/O端口； 一个可编程串行接口；
五个中断源，其中包括两个优先级嵌套中断
4
二、结构组成
（一）、中央处理单元（CPU）
（二）、存储器 （三）、I/O接口
5
返回
（一）、中央处理单元（CPU）
• 1．运算器
• 2．控制器
6
返回
1．运算器
（1）8位的ALU(算术逻辑运算单元)：
位序 位标 志 PSW.7 PSW.6 PSW.5 PSW.4 PSW.3 PSW.2 PSW.1 PSW.0 未用 P
CY
AC
F0
RS1
RS0
OV
10
返回
• CY(PSW.7)： 进位标志位。在执行加法(或减法)运算指 令时，如果运算结果最高位(位7)向前有进位(或借位)， 则CY位由硬件自动置1；如果运算结果最高位无进位 (或借位)，则CY清0。CY也是89C51在进行位操作(布 尔操作)时的位累加器，在指令中用C代替CY。
20
返回
堆栈指针ＳＰ（Stack Pointor）
符合“先入后出”或“后入先出”规则的存储区。ＳＰ 的值始终指向栈顶。 操作用PUSH 和 如 POP ＳＰ先加１后存数
PUSH ACC ;
POP
ACC ;
ＳＰ先取数后减１
21
数据指针DPTR
数据指针DPTR为一个16位的专用寄存器，其高位用 DPH表示，其低位用DPL表示，它即既可以作为一个16位的 寄存器来使用，也可作为两个8位的的寄存器DPH和DPL使用。 DPTR在访问外部数据存储器时既可用来存放16位地址，也 可作地址指针使用。 如 MOVX @DPTR，A
表示Ａ的值送入外部DPTR所对应的ＲＡＭ地址中