DDR3基本知识
ddr3时钟终端匹配电阻
ddr3时钟终端匹配电阻DDR3是一种常见的计算机内存标准，时钟终端匹配电阻在DDR3系统中起着至关重要的作用。
以下将介绍有关DDR3时钟终端匹配电阻的相关知识：一、DDR3的基本概念DDR3是双倍速率（Double Data Rate）Synchronous Dynamic Random-Access Memory（SDRAM）的缩写。
它的主频速度一般为800MHz至2133MHz之间，比DDR2快了一倍以上，相比之下，DDR4更加高速。
二、时钟终端匹配电阻的作用时钟终端匹配电阻在DDR3系统中主要起到防止反射和串扰的作用。
当内存模块接口上的信号传输速度非常快时，很容易出现振荡和反射。
为了解决这个问题，我们需要通过添加时钟终端匹配电阻来抑制振荡和反射，从而提高内存模块的稳定性和性能。
三、时钟终端匹配电阻的种类根据DDR3内存模块的设计标准，时钟终端匹配电阻分成了两种类型：1.5KΩ和3.9KΩ。
其中1.5KΩ的电阻主要用于内存芯片和时钟信号源之间；而3.9KΩ的电阻则主要用于内存芯片和电源之间。
在DDR3系统中，这两种电阻的作用各不相同，但都非常关键。
四、时钟终端匹配电阻的应用原则根据DDR3内存设计的电路原理图，时钟终端匹配电阻的应用原则如下：1.5KΩ电阻标准：内存芯片和时钟信号源之间要使用1.5KΩ电阻，以减少或消除反射和串扰。
在单侧记录模式下，应该使用一端配置1.5KΩ电阻，而在双侧记录模式下，应该使用在两端均配置1.5KΩ电阻。
3.9KΩ电阻标准：内存芯片和电源之间要使用3.9KΩ电阻，以减少或消除反射和串扰。
在单侧记录模式下，应该使用一端配置 3.9KΩ电阻，而在双侧记录模式下，应该使用在两端均配置3.9KΩ电阻。
五、总结在DDR3系统中，时钟终端匹配电阻是关键的组成部分。
对于内存模块的设计和应用，正确选择和应用时钟终端匹配电阻将会极大地改善系统的稳定性和性能。
因此，在DDR3内存模块的设计和应用中非常重要。
ddr3电平标准(一)
ddr3电平标准(一)
DDR3电平标准
1. 什么是DDR3电平标准？
•DDR3是双倍数据传输速率第三代内存标准的简称。
•电平标准指的是在DDR3内存中用于传输和接收数据的电信号水平。
2. DDR3电平标准的作用
•DDR3电平标准定义了内存模块和控制器之间的电信号规范，确保它们能够正确地传输和接收数据。
•通过遵循DDR3电平标准，不同厂商生产的DDR3内存模块和控制器可以互相兼容，提高了内存的可扩展性和可替换性。
3. DDR3电平标准的主要特性
•电压：DDR3内存模块的标准电压为，相对于之前的DDR2内存的来说，电压降低了，能够降低功耗和散热。
•时序：DDR3内存模块的时序要求更严格，能够达到更快的数据传输速率和响应时间。
•串行预取：DDR3内存引入了串行预取技术，能够在同一时钟周期内同时传输多个数据，提高数据传输效率。
•预充电：DDR3内存的存储电路采用了预充电技术，能够降低功耗和噪音。
4. DDR3电平标准的发展趋势
•随着技术的不断进步，DDR3电平标准已经出现了一些改进和升级版本，比如DDR3L、DDR3U等。
•DDR3L降低了电压至，进一步降低了功耗和热量。
•DDR3U将电压降低至，以进一步提高功耗效率。
•这些改进版本的出现使得DDR3内存在低功耗和高性能需求的场景下有更广泛的应用。
结论
•DDR3电平标准是确保DDR3内存模块和控制器能够互相兼容的重要标准。
•DDR3内存通过降低电压、优化时序、引入新的技术等手段，提供了更高的性能和更低的功耗。
•随着技术的不断发展，DDR3电平标准也在不断升级和改进，以满足不同应用场景的需求。
DDR3必读内容介绍DDR3
1．DDR的发展：2003年秋季Intel公布了DDR2内存的发展计划。
而随着当时CPU 前端总线带宽的提高和高速局部总线的出现，内存带宽成为系统越来越大的瓶颈。
处于主流DDR技术已经发展到极至，因此DDR2脱颖而出。
DDR2的实际工作频率是DDR的两倍。
这得益于DDR2内存拥有两倍于标准 DDR内存的4bit预读取能力。
下图为DDR和DDR2预读取能力的对比。
DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下（由2.5V降为1.8V），DDR2 可以获得更快的频率提升，突破标准DDR的400MHZ限制。
DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在 200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。
这也就是 DDR的核心频率很难突破275MHZ的原因。
而DDR2内存均采用FBGA封装形式。
不同于目前广泛应用的 TSOP 封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。
2007年中Intel表示支持DDR3的发展，随后DDR3慢慢走上了历史的舞台，根据由JEDEC协会所制定的规格来看，由技术面来切入DDR3与DDR2的异同点，DDR3拥有高频率低电压的优点，DDR3可以比DDR2运作时省下约30%的电力，速度方面DDR3从800Mbps起跳最高可以至1600Mbps，几乎是DDR2的二倍速度，正因为高传输率的关系，DDR3可以在一个时序(Clock)之中传出8bit的数据，比起DDR2的4bit也是二倍的数据传输量，低电压更是DDR3的优势之一，1.5V 的电压比DDR2的1.8V降低了17%。
下面的图表总结了DDR，DDR2，以及DDR3的一些重要的区别：2、认识内存相关工作流程与参数首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。
ddr3芯片手册
ddr3芯片手册使用手册概述：欢迎阅读DDR3芯片手册。
本手册旨在向读者介绍DDR3芯片的基本知识，以及如何正确使用和优化DDR3芯片的性能。
1. DDR3芯片简介DDR3（Double Data Rate 3）是一种高速动态随机存取存储器（DRAM）标准，用于计算机系统内存。
本节将介绍DDR3芯片的特点和优势，包括其速度、密度和功耗等方面的信息。
2. DDR3芯片规格本节将详细介绍DDR3芯片的规格，包括存储容量、总线宽度、时序要求等。
通过了解这些规格，读者将能更好地了解如何选择和配置适合自己需求的DDR3芯片。
3. DDR3芯片安装和连接本节将详细介绍DDR3芯片的安装和连接方法。
包括如何正确插入芯片到主板的插槽，以及与其他硬件组件如处理器和电源的正确连接方式。
4. DDR3芯片时序配置DDR3芯片的性能和稳定性与其时序配置密切相关。
本节将教您如何正确地配置DDR3芯片的时序参数，以获得最佳的性能和稳定性。
5. DDR3芯片的测试和诊断本节将介绍如何对DDR3芯片进行测试和诊断，以确保其正常工作。
包括使用测试工具和软件进行芯片测试，以及识别和排除常见的故障。
6. DDR3芯片的优化技巧本节将分享一些优化DDR3芯片性能的技巧。
通过正确的优化，读者将能够最大限度地提升DDR3芯片的速度和稳定性，以满足各种应用需求。
7. DDR3芯片的故障排除当DDR3芯片出现故障时，本节将提供一些故障排除的方法。
通过正确识别和解决故障，读者将能够恢复DDR3芯片的正常工作状态。
8. DDR3芯片的未来发展趋势本节将展望DDR3芯片的未来发展趋势，包括新的技术和标准的出现。
读者将了解到DDR3芯片行业的最新动态，以及可能对其应用产生影响的因素。
总结：本手册旨在为读者提供全面的DDR3芯片指南。
通过阅读本手册，读者将能够更好地了解和利用DDR3芯片的潜力，以提升计算机系统的性能和稳定性。
同时也希望读者能不断关注DDR3芯片领域的新进展，以跟随技术的发展潮流。
DDR3和DDR2和DDR的工作原理及技术区别
DDR3和DDR2和DDR的工作原理及技术区别DDR3、DDR2和DDR（又称为DDR1）是计算机系统中常见的内存标准。
它们在工作原理和技术上有一些区别，下面是关于它们的详细介绍。
1. DDR3（Double Data Rate 3）：DDR3是一种内存技术标准，它是DDR2的升级版本。
DDR3相比于DDR2有更高的带宽和更低的功耗。
工作原理：DDR3内存的工作原理是在时钟的上升沿和下降沿两个时刻读取数据，因此它被称为双倍数据率。
数据传输速度是时钟速度的两倍，例如DDR3-1600的内存模块实际传输速度为3200MB/s。
技术区别：-电压：DDR3的工作电压为1.5V，比DDR2的电压低，可以节省功耗并降低发热。
-带宽：DDR3的带宽比DDR2更高。
DDR2的带宽是每个内存信号线上每个时钟周期传输的位数乘以时钟速度，而DDR3通过使用更高的时钟速度和每个时钟周期传输的字节大小来提高带宽。
-寻址能力：DDR3的寻址能力比DDR2更高，可以支持更大的内存容量。
-内存频率：DDR3支持更高的内存频率，从800MHz到2133MHz以上。
2. DDR2（Double Data Rate 2）：DDR2是DDR的升级版，它具有更高的频率、更低的功耗和更高的密度。
工作原理：DDR2内存也是在上升沿和下降沿两个时刻读取数据，实现双倍数据率传输。
技术区别：-电压：DDR2的工作电压为1.8V，比DDR的电压低，能够降低功耗。
-带宽：DDR2的带宽比DDR更高。
DDR2使用更高的频率和每个时钟周期传输的字节大小来提高带宽。
-寻址能力：DDR2具有更高的寻址能力，能够支持更大的内存容量。
-内存频率：DDR2的内存频率从400MHz到1066MHz。
3. DDR（Double Data Rate）：DDR是首个双倍数据率内存技术的标准，它在之前的SDRAM的基础上提高了数据传输速率和带宽。
工作原理：DDR内存是在上升沿读取数据。
DDR3参数详解
DDR3参数详解1. 时间参数：CAS LatencyThe CAS latency is the delay, in clock cycles, between sending a READ command and the moment the first pice of data is available on the outputs.简称: CL. 是DDR的重要参数，用来表示发出读命令到管脚接收到数据之间的时间。
tWR - Write Recovery Time:tWR is the number of clock cycles taken between writing data and issuing the precharge command. tWR is necessary to guarantee that all data in the write buffer can be safely written to the memory core.tRAS - Row Active Time:tRAS is the number of clock cycles taken between a bank active command and issuing the precharge command.tRC - Row Cycle Time:The minimum time interval between successive ACTIVE commands to the same bank is defined by tRC.tRC = tRAS + tRPtRCD - Row Address to Column Address Delay:tRCD is the number of clock cycles taken between the issuingof the active command and the read/write command. In this time the internal row signal settles enough for the charge sensor to amplify it.行选通周期。
ad ddr3规则
ad ddr3规则一、什么是DDR3内存DDR3（Double Data Rate 3）是一种计算机内存标准，它是DDR2内存的后继者。
DDR3内存在传输速度、能耗和容量方面都有了显著的改进。
它是目前主流的计算机内存类型之一。
二、DDR3内存规则DDR3内存有一些规则和要求，下面将详细介绍这些规则。
1. 内存插槽DDR3内存需要插入主板上的内存插槽中。
在插入之前，需要确保内存插槽和内存条的插槽类型匹配。
通常，DDR3内存使用240针的插槽。
2. 内存容量DDR3内存的容量可以根据需求选择，常见的容量有2GB、4GB、8GB等。
在选择内存容量时，需要考虑操作系统和应用程序的需求，以及主板的支持能力。
3. 内存频率DDR3内存的频率也是一个重要的参数。
频率越高，内存的数据传输速度越快。
常见的DDR3内存频率有1333MHz、1600MHz等。
在选择内存频率时，需要根据主板的支持能力和处理器的兼容性来确定。
4. 内存时序DDR3内存的时序参数也需要注意。
时序参数包括CL（CAS Latency）、tRCD（RAS to CAS Delay）、tRP（RAS Precharge Delay）等。
这些参数决定了内存的响应速度和稳定性。
一般来说，时序参数越小，内存性能越好，但也需要注意与主板和处理器的兼容性。
三、DDR3内存的优势DDR3内存相比于前代的内存标准有许多优势。
1. 更高的传输速度DDR3内存采用了更高的频率和更低的供电电压，使得数据传输速度更快。
这对于处理大量数据的应用程序和游戏来说非常重要。
2. 更低的能耗DDR3内存相比于DDR2内存，能耗更低。
这意味着在相同的工作负载下，DDR3内存的功耗更少，从而延长了电池续航时间。
3. 更大的容量支持DDR3内存支持更大的容量，这对于运行内存要求较高的应用程序和虚拟化环境非常重要。
更大的容量可以提供更好的性能和稳定性。
4. 更好的兼容性DDR3内存具有良好的兼容性，可以与各种主板和处理器配合使用。
[转]DDR3基础知识介绍
![[转]DDR3基础知识介绍](https://img.taocdn.com/s3/m/dc8e1a3eb5daa58da0116c175f0e7cd1842518ef.png)
[转]DDR3基础知识介绍本⽂转⾃：1，DDR3基本内容介绍1.1，DDR3简介DDR3全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。
所谓同步，是指DDR3数据的读取写⼊是按时钟同步的；所谓动态，是指DDR3中的数据掉电⽆法保存，且需要周期性的刷新，才能保持数据；所谓随机存取，即可以随机操作任⼀地址的数据；所谓double-data-rate，即时钟的上升沿和下降沿都发⽣数据传输。
DDR3读取速度是SDRAM的8倍，为什么呢？这⾥不是太懂，也⼀直没懂，因为感觉⽹上的资料都有问题，官⽅的DDR3⼿册也没有介绍这点。
不过官⽅⼿册讲到DDR3采⽤8n prefetch技术，数据在存储矩阵和IO⼝之间有⼀个类似于FIFO的缓存结构。
以16bit位宽的ddr3来说，存储矩阵与这个fifo的接⼝就为8*16bit = 124bit。
那么问题来了，要实现最终的8倍传输，由于上下沿都采样，时钟可以扩展为原来的2倍；那么剩下的4倍就需要IO⼝频率来提⾼了；那么对于存储矩阵与fifo的接⼝的时钟是多少呢？这就不知道了，按照⽹上说的核⼼频率（为IO频率的1/4）的说法，那就需要数据线128根，这可能吗？不过这会不会也是单⽚ddr3位宽不能太⾼的原因？问题先留在这⾥，以后懂了在来解答。
以micron的MT41K256M16TW-107为例，MT41K为型号，256M16表⽰⼤⼩为256M*16 = 4Gb，TW为96pin BGA封装，-107为速度等级（时钟1.07ns，933Mhz，速度1866MT/s），平常说的DDR3 1333也就是指1s内传输1333次数据。
该DDR3是8Bank配置，即BA[2:0]；数据位宽配置为16bit；⾏地址A[14:0]，列地址A[9:0]，那么算下来正好4Gb。
不过需要注意，由于8n prefetch，列地址A[2:0]实际上并不使⽤，因为存储矩阵中⼀个单元（CELL）为128bit，即⼀个Bank内是按32768*128*128划分的，如下图所⽰。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DDR3基本知识
一、DDR3简介
DDR3（double-data-rate three synchronous dynamic random access memory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。
DDR3在DDR2的基础上继承发展而来，其数据传输速度为DDR2的两倍。
同时，DDR3标准可以使单颗内存芯片的容量更为扩大，达到512Mb至8Gb，从而使采用DDR3芯片的内存条容量扩大到最高16GB。
此外，DDR3的工作电压降低为1.5V，比采用1.8V的DDR2省电30%左右。
说到底，这些指标上的提升在技术上最大的支撑来自于芯片制造工艺的提升，90nm甚至更先进的45nm制造工艺使得同样功能的MOS管可以制造的更小，从而带来更快、更密、更省电的技术提升。
DDR3的发展实在不能说是顺利，虽然在2005年就已经有最初的标准发布并于2007年应用于Intel P35 “Bearlake”芯片组上，但并没有像业界预想的那样很快替代DDR2，这中间还经历了对SDRAM业界影响深远的金融危机，不但使DDR3占领市场的速度更加减慢，还使DDR3在技术上一度走在世界领先地位的内存大厂奇梦达倒闭，实在是让人惋惜。
虽然如此，DDR3现今是并行SDRAM家族中速度最快的成熟标准，JEDEC标准规定的DDR3最高速度可达1600MT/s（注，1MT/s即为每秒钟一百万次传输）。
不仅如此，内存厂商还可以生产速度高于JEDEC标准的DDR3产品，如速度为2000MT/s的DDR3产品，甚至有报道称其最高速度可高达2500MT/s。
二、DDR存储器特性
1) 时钟的上升和下降沿同时传输数据
DDR存储器的主要优势就是能够同时在时钟循环的上升和下降沿提取
数据，从而把给定时钟频率的数据速率提高1倍。
例如，在DDR200器件中，数据传输频率为200 MHz，而总线速度则为100 MHz。
2) 工作电压低
DDR1、DDR2和DDR3存储器的电压分别为2.5、1.8和1.5V，因此与采用3.3V的正常SDRAM芯片组相比，它们在电源管理中产生的热量更少，效率更高。
3) 延时小
延时性是DDR存储器的另一特性。
存储器延时性可通过一系列数字体现，如用于DDR1的2-3-2-6-T1、3-4-4-8或2-2-2-5。
这些数字表明存储器进行某一操作所需的时钟脉冲数，数字越小，存储越快。
这些数字代表的操作如下：CL- tRCD – tRP – tRAS – CMD。
要理解它们，您必须牢记存储器被内部组织为一个矩阵，数据保存在行和列的交叉点。
•CL：列地址选通脉冲（CAS）延迟，是从处理器发出数据内存请求到存储
器返回内存间的时间。
•tRCD：行地址选通脉冲（RAS）到CAS的延迟，是激活行（RAS）和激活列（CAS）间的时间，其中，数据保存在矩阵中。
•tRP：RAS预充电时间，是禁用数据行接入和开始另一行数据接入间的时间。
•tRAS：激活预充电延时，是在启动下一次存储器接入前存储器必须等待的时间。
•CMD：命令速率是存储芯片激活和向存储器发送第一个命令间的时间。
有时，该值不会公布。
它通常是T1（1个时钟速度）或T2（2个时钟速度）。
三、内存的工作速度
内存技术从SDR，DDR，DDR2，DDR3一路发展而来，传输速度以指数递增，除了晶圆制造工艺的提升因素之外，还因为采用了Double Data Rate以及Prefetch 两项技术。
实际上，无论是SDR还是DDR或DDR2、3，内存芯片内部的核心时钟基本上是保持一致的，都是100MHz到200MHz（某些厂商生产的超频内存除外）。
DDR 即Double Data Rate技术使数据传输速度较SDR提升了一倍。
如下图所示，SDR仅在时钟的上升沿传输数据，而DDR在时钟信号上、下沿同时传输数据。
例如同为133MHz时钟，DDR却可以达到266Mb/s的数传速度。
Double Data Rate技术使数据外传速度提升了一倍，而芯片内部数据数据传输速度的提升则是通过Prefetch技术实现的。
所谓Prefetch简单的说就是在一个内核时钟周期同时寻址多个存储单元并将这些数据以并行的方式统一传输到IO Buffer中，之后以更高的外传速度将IO Buffer中的数据传输出去。
这个更高的速度在DDR I上就是通过Double Data Rate实现的，也正因为如此，DDR I外部Clock管脚的频率与芯片内部的核心频率是保持一致的。
如下图所示为DDR I 的Prefetch过程中，在16位的内存芯片中一次将2个16bit数据从内核传输到外部MUX单元，之后分别在Clock信号的上、下沿分两次将这2 x 16bit数据传输给北
桥或其他内存控制器，整个过程经历的时间恰好为一个内核时钟周期。
发展到DDR2，芯片内核每次Prefetch 4倍的数据至IO Buffer中，为了进一步提高外传速度，芯片的内核时钟与外部接口时钟（即我们平时接触到的Clock管脚时钟）不再是同一时钟，外部Clock时钟频率变为内核时钟的2倍。
同理，DDR3每次Prefetch 8倍的数据，其芯片Clock频率为内核频率的4倍，即JEDEC 标准（JESD79-3）规定的400MHz至800MHz，再加上在Clock信号上、下跳变沿同时传输数据，DDR3的数据传输速率便达到了800MT/s到1600MT/s。
具体到内存条速度，我们以PC3-12800为例，其采用的DDR3-1600芯片核心频率为200MHz，经过Prefetch后Clock信号频率到达800MHz，再经过Double Data Rate后芯片数据传输速率为1600 MT/s，内存条每次传输64比特或者说8字节数据，1600x8便得到12800MB/s的峰值比特率。
下表列出了JEDEC标准（JESD79-3）规定的DDR3芯片及内存条相关参数。
需要说明的是，如前所述，并不是所有的内存产品都完全遵从JEDEC标准，有些厂商会生产速度更高速的DDR3芯片，一般情况下这些芯片是从芯片检测流程中筛选出
来的频率动态范围更大的芯片，或者是可加压超频工作的芯片。
四、DDR3与DDR2的差异
数据传输速率的差异是DDR3与DDR2最显著的区别，这部分上文已有描述，我们来看看其他方面的不同。
在供电方面，DDR3的工作电压降低至1.5V，实际上JEDEC标准规定1.575V为DDR3的最大安全工作电压。
另外，标准也规定内存条所能经受的安全供电电压必须大于1.975V，当然，在这个电压下内存条可能已经不能正常工作但还不至于损坏。
在芯片级DDR3引入了异步Reset信号，该信号主要提供两方面的功能，其一是可以简化内存芯片上电后的初始化过程，其二是当内存系统进入一旦进入未知或不可控状态后可以直接Reset而无需掉电重启。
在接口方面，以普通的Un-Buffer内存条为例，DDR3与DDR2均为240个pin脚，尺寸一致但防呆槽的位置不同，由于工作电压不同二者在电气特性上也是互不兼容的。
在系统设计方面DDR3与DDR2最大的区别在于DDR3将时钟、地址及控制信号线的终端电阻从计算机主板移至内存条上，这样一来在主板上将不需要任何端接电阻。
为了尽可能减小信号反射，在内存条上包括时钟线在内的所有控制线均采用Fly-by拓扑结构。
同时，也是因为Fly-by的走线结构致使控制信号线到达每颗内存颗粒的长度不同从而导致信号到达时间不一致。
这种情况将会影响内存的读写过程，例如在读操作时，由于从内存控制器发出的读命令传送到每颗内存芯片的时间点不同，将导致每颗内存芯片在不同的时间向控制器发送数据。
为了消除这种影响，需要在对内存进行读写等操作时对时间做补偿，这部分工作将由内存控制器完成。
DDR3总线的系统框架如下图所示，其中红线代表DQ、DM以及差分DQS 信号线，黑线代表时钟、地址及控制信号线，T代表相应的端接电阻。
五、DDR3测试
JEDEC标准规定的DDR3测试主要分为三个方面，分别为：•时钟测试
•时序测试
•电气性能测试
其中时钟测试主要测试时钟信号的周期、上下沿脉宽、周期抖动以及连续n周期累积误差等指标；时序测试主要测试数据读写时的建立保持时间相关参数；电气性能测试主要测试信号完整性相关指标，主要包括各信号的斜率以及直/交流逻辑高/低电平等指标。
完整的DDR3测试项目不但种类繁多并且涉及到信号读写分离等复杂的判断过程，手工测量不但费时费力且难以保证测量的准确性。
针对于此，力科专门推出了最新的QPHY-DDR3自动化测试软件包，它将以图形化的界面帮助用
户完成从被测信号的搭接、信号采集与读写分离、自动测试与分析到最终的测试报告生成这一系列完整的测试工作。
六、结语
可以预期的是，DDR3将在未来的两年内加速占领更多的市场份额，Intel的Core i7处理器以及AMD的Phenom II处理器均内置内存控制器并且支持DDR3，同时Core i7处理器将不支持DDR2。