DDS信号发生器原理
基于DDS的基本原理设计的低频信号发生器
基于DDS的基本原理设计的低频信号发生器基于DDS（Direct Digital Synthesis，直接数字合成）的低频信号发生器是一种高精度、灵活性高的信号发生器，可以产生各种低频信号。
本文将从DDS的基本原理、低频信号发生器的设计和实现等方面展开论述。
一、DDS的基本原理DDS是一种通过数字计算产生连续、离散或混合信号的方法。
它将频率和相位信息编码为数字信号，通过数字计算来生成输出信号。
DDS的基本原理如下：1.预存储波形数据：DDS使用查表法将波形数据存储在一个固定的存储器中，例如RAM或ROM中。
每个存储地址对应一个波形振幅值。
2.相位累加器：DDS通过一个相位累加器来产生实时的相位信息。
相位累加器是一个计数器，每个时钟周期增加一个固定的值，该值称为相位增量。
相位累加器产生的相位信息表示了所需输出的信号的相位。
3.数字到模拟转换：相位累加器输出的相位信息经过数字到模拟转换，即将相位信息转换为模拟信号。
这一步可以通过查表法，将相位信息作为地址，从查表的波形存储器中读取波形振幅值，然后通过D/A转换器将波形振幅值转换为模拟信号。
二、低频信号发生器的设计1.频率控制：低频信号发生器需要具备广泛的频率覆盖范围，并能够精确地调节频率。
为了实现这一点，可以使用一个可编程的数字控制单元，比如微控制器或FPGA来控制DDS的相位增量。
通过改变相位增量的大小，可以控制DDS的输出频率。
2.模拟输出滤波：DDS输出的信号是由一串数字零、一和正负极性组成的脉冲串，需要通过模拟输出滤波器进行滤波，以获取平滑的模拟输出信号。
滤波器可以选择低通滤波器或带通滤波器，以滤除高频噪声和杂散成分。
3.波形选择：DDS可以通过选择合适的波形数据来生成多种形状的输出波形，包括正弦、方波、锯齿波等。
在波形存储器中存储不同的波形数据，并通过用户界面或外部接口控制波形的选择。
三、低频信号发生器的实现低频信号发生器的实现可以采用数字电路、模拟电路或数字电路与模拟电路的组合。
dds信号发生器
DDS信号发生器1. 介绍DDS（Direct Digital Synthesis）信号发生器是一种基于数字技术的信号发生设备。
相比传统的模拟信号发生器，DDS信号发生器通过数字方式生成信号，具有更高的频率稳定性、精度和灵活性。
它已广泛应用于通信、无线电、测试测量等领域。
2. 原理DDS信号发生器基于数字方式生成信号，其原理如下：1.时钟生成器：DDS信号发生器的核心是时钟生成器，用于提供稳定的时基信号。
可以使用晶振、PLL（锁相环）等方式来生成时钟信号。
2.相位累加器（Phase Accumulator）：相位累加器接收时钟信号，并累加相位信息。
相位累加器可以是一个加法器，用于将每个时钟周期的相位累加一定数值。
3.相位累加器控制器（Phase AccumulatorController）：相位累加器控制器根据需要设置每个时钟周期的相位累加值。
可以通过调整控制器中的参数，实现频率、幅度、相位等信号参数的调节。
4.查找表（Look-up Table）：查找表存储了一系列的数字信号样本点，每个样本点对应一个幅度值。
通过从查找表中读取相应的样本点，就可以得到特定频率和幅度的数字信号。
5.数字模拟转换器（Digital-to-Analog Converter，简称DAC）：DAC将数字信号转换为模拟信号输出。
根据查找表读取的数字样本点和幅度值，DAC可以实现高精度的数字信号转模拟信号过程。
6.输出滤波器：输出滤波器用于去除DAC输出的高频成分，以得到平滑的模拟信号输出。
3. 特点DDS信号发生器具有以下特点：•高频率稳定性：DDS信号发生器使用数字方式生成信号，通过稳定的时钟信号提供高精度的频率稳定性。
•灵活性：DDS信号发生器可以通过调节相位累加器控制器中的参数，实现频率、幅度、相位等信号参数的灵活调节。
•高精度：DDS信号发生器通过数字方式生成信号，具有较高的精度，可以满足对信号质量要求较高的应用。
dds信号发生器
dds信号发生器
DDS信号发生器是一种基于直接数字合成（DDS）技术的
仪器，用于产生各种类型的电信号。
DDS技术通过数字控
制振荡器的频率和相位，可以产生高精度、稳定的频率和
相位可调的信号。
DDS信号发生器通常具有以下特点：
1. 高频率分辨率：DDS技术能够实现非常细小的频率调整，通常在数千分之一赫兹的范围内进行微调。
2. 高精度和稳定性：DDS信号发生器具有很高的频率精度
和稳定性，可以在长时间内保持非常准确的信号输出。
3. 多种波形选择：DDS信号发生器通常可以产生不同类型
的波形，如正弦波、方波、三角波、锯齿波等。
4. 调制功能：DDS信号发生器可以进行幅度调制（AM）、频率调制（FM）、相位调制（PM）等操作，使得信号具
有更多的应用灵活性。
5. 调频功能：DDS信号发生器可以实现频率扫描功能，即以一定的频率范围内按照一定的步进进行频率连续变化。
DDS信号发生器广泛应用于科研、教学、通信、无线电测试和制造等领域，可以用于信号发生、电子设备测试、频谱分析等应用。
DDS信号发生器原理
DDS信号发生器原理
DDS（Direct Digital Synthesis）即直接数字合成技术，是一种使
用计算机和数字电路产生稳定频率的信号的方法。
1.时钟：DDS信号发生器首先需要一个高稳定性的时钟源。
通常使用
晶体振荡器提供时钟信号。
2.数字幅度控制：DDS信号发生器可以通过数字电路对信号的幅度进
行控制。
幅度控制器可以调整信号的振幅，使其符合输出要求。
3.数字相位控制：DDS信号发生器也可以通过数字电路对信号的相位
进行控制。
相位控制器可以改变信号的相位，使得信号的波形可以在不同
的相位偏移下生成。
4.数字频率控制：DDS信号发生器通过数字控制的方式来改变信号的
频率。
在DDS系统内部，以高精度的频率计数器计算频率参数，再经过数
位化处理输出，可以实现频率的高精度控制。
5.数字加法器：DDS信号发生器还包括数字加法器，该加法器用于将
振荡器频率和相位锁存，并与时钟信号进行累加。
6.數位对比：DDS信号发生器内部配备一个数字对比器，此器件用于
将输入的数字频率和相位与实际振荡器频率进行比较，以实现高精度的频
率控制。
7.低通滤波器：DDS信号发生器最后通过低通滤波器对信号进行滤波，去除掉高频噪声，使得输出的信号更加平滑。
总之，DDS信号发生器通过数字计算和控制技术，可以实现对信号的
频率、相位和幅度进行非常高精度的控制，输出的信号质量非常高。
DDS
信号发生器广泛应用于通信、无线电广播、测试测量、医疗设备和声音合成等领域。
DDS信号发生器原理
相位累加器（N比特）正弦查询表（ROM）数模转换（DAC）低通滤波器（LPF）时钟（fc ）频率（f0）控制字（M）输出2 基本原理2。
1 直接数字频率合成器直接数字合成（Direct Digital Synthesis,简称DDS）技术是从相位概念出发，直接对参考正弦信号进行抽样,得到不同的相位，通过数字计算技术产生对应的电压幅度,最后滤波平滑输出所需频率.2.1.1 DDS工作原理下面，通过从相位出发的正弦函数产生描述DDS的概念.图1表示了半径R为1的单位圆，半径R绕圆心旋转与X轴的正方向形成夹角θ（t),即相位角。
图1 单位圆表示正弦函数S= R sinθ（t）DDS的原理框图如图2所示.图中相位累加器可在每一个时钟周期来临时将频率控制字（FTW）所决定的相位增量M累加一次，如果记数大于2N，则自动溢出，而只保留后面的N位数字于累加器中[9]。
图2 DDS原理框图DDS的数学模型可归结为：在每一个时钟周期Tc内,频率控制字M与N比特相位累加器累加一次，并同时对2N取模运算，得到的和（以N位二进制数表示）作为相位值,以二进制代码的形式去查询正弦函数表ROM,将相位信息转变成相应的数字量化正弦幅度值,ROM输出的数字正弦波序列再经数模转换器转变为阶梯模拟信号,最后通过低通滤波器平滑后得到一个纯净的正弦模拟信号.由于ROM表的规模有限,相位累加器一般仅取高位作为寻址地址送入正弦查询表获得波形幅度值.正弦查询表中以二进制数形式存入用系统时钟对正弦信号进行采样所得的样值点，可见只需改变查询表内容就可实现不同的波形输出。
2。
1。
2 DDS的结构DDS的基本结构包括相位累加器、正弦查询表（ROM）、数模转换器（DAC）和低通滤波器(LPF),其中从频率控制字到波形查询表实现由数字频率值输入生成相应频率的数字波形，其工作过程为：⑴确定频率控制字M；⑵在时钟脉冲fc的控制下,该频率控制字累加至相位累加器生成实时数字相位值；⑶将相位值寻址ROM转换成正弦表中相应的数字幅码.模块DAC实现将数字幅度值高速且线性地转变为模拟幅度值，DDS产生的混叠干扰由DAC之后的低通滤波器滤除]7[。
dds信号发生器原理
dds信号发生器原理DDS信号发生器是一种基于数字技术的信号发生器，其工作原理是将一个高频时钟信号经过相位累加、调制和滤波等处理后，得到所需的正弦、方波等各种类型的信号。
相比传统的模拟信号发生器，DDS信号发生器具有输出信号稳定、精度高、频率范围宽、调制功能强等优点，因此在现代电子设备的测试、测量和控制等领域得到了广泛应用。
DDS信号发生器的核心是一个相位累加器，其基本原理是将一个高频时钟信号与一个相位累加器输出的相位累加器相加，得到所需的调制信号。
相位累加器由一个二进制计数器和一个数字控制电路组成，计数器负责输出相位累加器的计数值，数字控制电路负责根据所需的输出信号模式和频率，控制相位累加器的计数值和速度，从而实现所需信号的生成。
DDS信号发生器的输出信号的频率由相位累加器的计数速度和时钟信号的频率共同决定，可以通过改变相位累加器的计数速度或修改时钟信号的频率来改变输出信号的频率。
调制功能是通过修改相位累加器输出的信号相位来实现的，可以根据需要对调制波形进行相位、幅度、频率等方面的控制。
DDS信号发生器由于采用数字技术实现，其输出信号的频率、精度和稳定度等很高，而且可以实现各种复杂的调制方式，因此被广泛应用于无线通信、测试测量、信号处理等多个领域。
但DDS信号发生器在实际应用中也存在着一些问题，如产生谐波和杂散等干扰信号，导致输出信号的纹波和失真等问题，需要采取一些措施进行抑制和补偿。
总之，DDS信号发生器是一种基于数字技术的高性能信号发生器，具有广泛的应用前景和发展空间。
近年来，随着数字技术的不断发展和应用扩展，DDS信号发生器将在更广泛的领域和应用场合中得到更加广泛的应用和拓展。
DDS原理及基于FPGA的实现
DDS原理及基于FPGA的实现DDS（Direct Digital Synthesis）全称直接数字合成，是一种数字合成功能信号发生器的工作原理。
它是通过根据一些固定的参考信号，加上一个可控的数字增量，形成一个频率可调的数字信号。
DDS工作原理及路线图：DDS的核心是一个数字控制的累加器和一个查找表。
其具体实现如下所示：1.预先存储波形表：首先，需要在DSP处理器或FPGA中事先存储好波形表（一般是一个周期的波形值），该波形表由特定的设计方法生成，例如正弦函数合成、加窗等。
2.相位累加器：DDS在每个时钟周期内累加相位增量。
具体来说，它将前一周期的相位值与当前周期的相位增量相加，并将结果存储在一个相位累加器中。
3.相位查找：相位查找操作通过查找表来实现。
在每个时钟周期中，DDS从查找表中根据相位累加器的值来获取对应的波形数值。
4.数字输出：DDS将查找表中获取的波形数值直接转换为模拟输出信号的幅度。
基于FPGA的DDS实现：DDS在FPGA上实现具有以下优点：灵活性高、资源利用率高、功耗低、随机存取等。
基于FPGA的DDS实现主要包括以下几个关键步骤：1.数字波形表生成：使用FPGA的片上RAM（BRAM）或外部存储器存储一个周期的数字波形表。
2.相位累加器：DDS的核心是一个相位累加器，可以使用FPGA的片上计数器或者DSP48E资源实现，实现相位的累加。
3.查找表选择：DDS使用查找表来获取波形数值，可以根据需求选择合适的查找表，如ROM、LUT等，FPGA提供了不同的资源来实现查找表。
4.数字输出：DDS通过数字转模拟转换器（DAC）将输出信号转换为模拟信号。
FPGA通常具有丰富的IO资源，可直接与DAC连接。
5.控制接口：DDS通常需要提供一些控制接口，允许外部调整频率、相位、振幅等参数。
FPGA可以提供适当的接口，如基于UART或SPI的串行接口、基于GPIO的并行接口等。
总结：DDS是一种基于数字合成的信号发生器原理，通过累加器和查找表实现信号的频率可调。
DDS信号发生器设计方案
一、设计要求设计一个DDS 信号发生器，能够产生正弦波或三角波，并且能够在VGA 显示器上显示波形和参数。
要求用DE2-70开发板完成。
要求：(1) 用红色显示2个周期波形； (2) 在屏幕下方显示字符库；二.设计原理一）DDS 原理（以正弦信号为例）对于正弦信号发生器，它的输出可以用下式来描述：（１）其中，S OUT 是指该信号发生器的输出信号波形，f OUT 指输出信号对应的频率。
上式的表述对于时间t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟clk 进行抽样，令正弦信号的相位θ为t f out πθ2= （２）在一个clk 周期Tclk ，相位θ的变化量为clk out clk out f f T f /22ππθ==∆ （３）为了对θ∆进行数字量化，把2π切割为2N 由此，每份clk 周期的相位增量θ∆用量化值（４）且θ∆B 为整数。
（５）显然，信号发生器的输出可描述为： （６）其中θK-1指前一个clk 周期的相位值，同样得出（７）由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，为用于累加的相位增量量化值θ∆B 决定了信号的输出频率f OUT ，并呈现简单的线性关系。
直接数字合成器DDS 就是根据上述原理而设计的数控频率合成器，主要由相位累加器、相位调制器、正弦ROM 查找表、和DAC 构成。
如图1中相位累加器、相位调制器、正弦ROM 查找表是DDS 结构中的数字部分，由于具有数控频率合成的功能，可称为NOC(Numerically Controlled Oscillators)。
sin(2)=sin()out out S A f t A πθ=1sin(+)k outk S A B B θθ-∆=Nk θπθB k 2211∙=--22NB θθπ∆∆≈⋅2Nout C LK f B f θ∆≈⋅BK0BK1BK2BK3BKI0BKI1BKI2BKI3Q0MULTA幅值输入Q图1 DDS 信号发生器结构二）VGA 显示原理常见的计算机显示器有CRT （ Cathode Ray Tube ，阴极射线管）显示器和液晶显示器，本次设计针对CRT 显示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DDS信号发生器原理相位正弦数模低通滤时钟频（f 控制输出 2 基本原理2.1 直接数字频率合成器直接数字合成（Direct Digital Synthesis ，简称DDS ）技术是从相位概念出发，直接对参考正弦信号进行抽样，得到不同的相位，通过数字计算技术产生对应的电压幅度，最后滤波平滑输出所需频率。
2.1.1 DDS 工作原理下面，通过从相位出发的正弦函数产生描述DDS 的概念。
图1表示了半径R 为1的单位圆，半径R 绕圆心旋转与X 轴的正方向形成夹角θ(t)，即相位角。
图1 单位圆表示正弦函数S= R sinθ(t)DDS 的原理框图如图2所示。
图中相位累加器可在每一个时钟周期来临时将频率控制字（FTW ）所决定的相位增量M 累加一次，如果记数大于2N ，则自动溢出，而只保留后面的N 位数字于累加器中[9]。
图2 DDS 原理框图DDS的数学模型可归结为：在每一个时钟周期Tc内，频率控制字M与N比特相位累加器累加一次，并同时对2N取模运算，得到的和（以N位二进制数表示）作为相位值，以二进制代码的形式去查询正弦函数表ROM，将相位信息转变成相应的数字量化正弦幅度值，ROM输出的数字正弦波序列再经数模转换器转变为阶梯模拟信号，最后通过低通滤波器平滑后得到一个纯净的正弦模拟信号。
由于ROM表的规模有限，相位累加器一般仅取高位作为寻址地址送入正弦查询表获得波形幅度值。
正弦查询表中以二进制数形式存入用系统时钟对正弦信号进行采样所得的样值点，可见只需改变查询表内容就可实现不同的波形输出。
2.1.2 DDS的结构DDS的基本结构包括相位累加器、正弦查询表（ROM）、数模转换器（DAC）和低通滤波器（LPF），其中从频率控制字到波形查询表实现由数字频率值输入生成相应频率的数字波形，其工作过程为：⑴确定频率控制字M；⑵在时钟脉冲fc的控制下，该频率控制字累加至相位累加器生成实时数字相位值；⑶将相位值寻址ROM转换成正弦表中相应的数字幅码。
模块DAC实现将数字幅度值高速且线性地转变为模拟幅度值，DDS产生的混叠干扰由DAC之后的低通滤波器滤除]7[。
㈠相位累加器相位累加器是DDS最基本的组成部分，用于实现相位的累加并存储其累加结果。
若当前相位累加器的值为Σn ，经过一个时钟周期后变为Σ1+n，则满足Σ1+n =Σn+MΣn 为一等差数列，不难得出：Σn=nM+Σ其中Σ为相位累加器的初始相位值。
㈡正弦查询表（ROM）DDS查询表所存储的数据是每一个相位所对应的二进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高m位对其进行寻址，最后的输出为该相位相对应的二进制正弦幅值序列。
㈢数模转换器（DAC）数模转换器的作用是将数字形式的波形幅值转换成所要求合成频率的模拟形式信号。
DAC有电压和电流输出两种，其输出的信号并不能真正连续可变，而是以其绝对分辨率为最小单位的，所以其输出实际上是一个阶梯模拟信号。
2.1.3 DDS的优点正由于DDS采用全数字技术，从概念到结构都有很大的突破，所以它具有其他频率合成所无法比拟的优越性。
①频率分辨率高。
若时钟频率不变，DDS频率分辨率仅由相位累加器位数来决定，也就是理论上的值越大，就可以得到足够高的频率分辨率。
目前，大多数DDS 的分辨率在1Hz数量级，许多都小于1mHz甚至更小，这是其他频率合成器很难做到的。
②工作频带较宽。
根据Nyquist定律，只要输出信号的最高频率分辨率分量小于/2就可以实现。
而实际当中由于受到低通滤波器设计以及杂散分布的影响或等于fc lk左右。
限制，仅能做到40% fc lk③超高速频率转换时间。
DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。
DDS的频率转换时间可达到纳秒数量级，比使用其它的频率合成方法都要小几个数量级。
④相位变化连续。
改变DDS输出频率，实际上改变的是每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性[10]。
⑤具有任意输出波形的能力。
只要ROM中所存的幅值满足并且严格遵守Nyquist定律，即可得到输出波形。
例如三角波、正弦波和矩形波。
⑥具有调制能力。
由于DDS是相位控制系统，这样也就有利于各种调制功能。
2.2 波形产生分析图3 正弦波产生框图相位累加器为32位累加器，输出为0～（232-1），作为正弦查询表的地址输入端。
正弦表中存放一个周期的正弦波内的232个点的数据，输出f为一正弦波，其频率由频率控制字进行调节，输出频率：f out =fclk/2N FTW最小频率分辨率：f min =fclk/2N其中N为相位累加器的位数，FTW为频率步进控制字，fclk为时钟频率，输出信号频率主要取决于频率控制字FTW。
当FTW增大时，fout可以不断增加，综合考虑Nyquist采样定理，最高输出频率应小于fout/2。
根据实验所得，实际工作频率应小于fclk/3[11]。
由于本论文只要求设计出最高为1MHz的信号，根据DA及FPAG的速度，可以很容易地满足设计需要。
本例中选用32M的CLK时钟，在输出最高1MHz的信号时，波形在一个周期内仍有32个点，能够完整描述出波形。
f min =fclk/2N=32×106/232=0.00745058所以可以实现1Hz步进，当输出1Hz时，频率控制字FTW=1/fmin=134.217728。
由于频率控制字是由NIOS系统提供的，考虑到浮点运算所占资源太多，所以把浮点运算改为定点运算。
则当输出其他任意频率fout时Nios内部算法为：FTW=fout ×134+fout×21/100+fout×77/10000+fout×28/10000003 总体设计近年来现场可编程门阵列（FPGA）得到了迅速的发展和广泛的应用，其资源容量、工作频率以及集成度都得到了极大的提高，使得利用FPGA实现某些专用数字集成电路得到了大家的关注，而基于FPGA实现的DDS信号发生器则更有发展前途和研究的意义]12[。
3.1 设计的要求根据我们所学的知识储备，对本次信号发生器的设计提出了以下要求：①信号发生器能产生正弦波、方波和三角波三种周期性波形；②输出信号频率在10Hz～1MHz范围内可调,输出信号频率稳定度优于103-；③在1kΩ负载条件下，输出正弦波信号的电压峰-峰值V opp在0～5V范围内可调；④输出信号波形无明显失真；3.2 方案比较及选择方案一：采用模拟锁相环实现。
模拟锁相环技术是一项比较成熟的技术。
应用模拟锁相环，可将基准频率倍频，或分频得到所需的频率，且调节精度可以做到相当高、稳定性也比较好。
但模拟锁相环模拟电路复杂，不易调节，成本较高，并且频率调节不便且调节范围小，输出波形的毛刺较多，得不到满意的效果]13[。
方案二：采用直接数字频率合成，用单片机作为核心控制部件，能达到较高的要求，实现各种波形输出，但受限于运算位数和运算速度，产生的波形往往达不到满意效果，并且频率可调范围小，很难得到较高频率，并且单片机的引脚少，存储容量少，这就导致了外围电路复杂[4]。
方案三：采用直接数字频率合成，用FPGA器件作为核心控制部件，精度高稳定性好，得到波形平滑，特别是由于FPGA的高速度，能实现较高频率的波形。
控制上更方便，可得到较宽频率范围的波形输出，步进小，外围电路简单易实现。
因此采用方案三。
4 DDS信号发生器的实现4.1 硬件电路的制作根据设计要求，本论文选用EDA比赛套件中：EDA-SOPC核心板、LCD 1602、RS232&PS2及DDS_BOARD四个模块。
电源采用5V直流电源及±5V电源供电。
各模块连接如图4所示：图4 各模块连接示意图各模块功能如下：一、由EDA-SOPC核心板提供的FPGA及SDRAM为本系统的核心器件。
主要完成功能：1、采用DDS技术基于FPGA设计信号发生模块，产生要求的信号序列；2、利用SDRAM配合FPGA构成片上系统，建立NIOS控制系统，完成任务调度及人机交互控制。
核心板分别通过相关接口与其它三个功能模块相连。
二、RS232&PS2模块通过8-PIN双排线与核心板的PORT2CP接口相连。
将PS2接口的数字小键盘连接到该模块的PS/2接口上，实现按键输入功能。
三、LCD1602模块通过16-PIN双排线与核心板的PORT12-LCD接口相连。
将液晶LCD1602连接到该模块的液晶接口上，实现人机交互的显示功能[14]。
四、DDS模块分别通过14-PIN双排线与核心板的PORT14-DA接口相连及通过16-PIN双排线与核心板的PORT16-IO接口相连。
该模块实现两路D/A，其中一路产生信号，另一路实现信号幅度的调整，模块的BNC接头直接输出信号。
4.2 硬件模块的介绍4.2.1 EDA-SOPC核心板EDA-SOPC核心板主芯片使用了Cyclone II系列芯片EP2C8Q208C8，具有8256个逻辑单元（LE），可以满足更多、更大的系统需求；18个18*18位乘法器，可以实现数字信号处理（DSP功能）；2个增强型锁相环（PLLs），能够提供先进的时钟管理能力，如频率合成、可编程移相、外部时钟输出、可编程占空比、锁定检测、可编程带宽、输入时钟扩频和支持高速差分输入输出时钟信号；具有138个用户I/O，能够满足大多数系统需求。
使用了1个16位SDRAM内存，组建成一个片外8Mbytes系统内存电路；配备了4Mbytes的Flash，用来保存用户数据、系统工程等；使用EPCS4作为配置芯片；丰富的外围设备，供用户进行高级设计[12]；选用大功率电源芯片来保障系统稳定工作。
在此硬件平台上SOPC系统频率达到110MHz，但建议使用的系统频率为85MHz，这样会使系统能更稳定的运行。
4.2.2 LCD1602模块LCD1602模块是由液晶LCD1602为核心，提供16×2字符显示的电路模块。
该模块可通过16针接口连接到EDA－SOPC核心板上，使用方便。
该模块电路指底板电路，主要提供EDA-SOPC核心板与LCD1602液晶接口及液晶所需的负压调节及背光控制电路。
该接口采用16针接口与核心板PORT12-LCD接口相连。
具体如下：图5 与EDA-SOPC核心板接口4.2.3 RS232&PS2模块RS232&PS2模块由RS232电平转换电路和PS2键盘接口电路两部分组成，用于完成RS232串口通信和PS2接口通信，可实现与计算机串口通信、PS键盘扩展等功能。
该模块可通过8针接口连接到EDA－SOPC核心板上。
4.2.4 DDS_BOARD模块DDS_BOARD模块包括DA转换、驱动等电路组成。