论文集成电路应用实验报告
中规模集成电路的应用实验报告
中规模集成电路的应⽤实验报告1. 74ls139功能验证基本功能验证：如右图2. 74ls148功能验证基本功能验证：如下图3.⽤74ls138以及74ls00实现全加器、全减器（1）实验分析：74ls138三个输⼊对应8个输出，意思就是⼀个3位的⼆进制输⼊对应⼀个10进制的⼀位例如ABC输⼊111那他那边的Y就会输出对应的⼀个位置如果ABC译码为8那Y⾥⾯就有⼀个位被弄为低电平。
74ls138就是38译码器，是TTL系列的，也就是74系列，有三个输⼊端A0，A1，A2，其中A2是⾼位，输出是⼋个低电平输出Y0 ~ Y7，⼯作电压⼀般的5V。
（2）⽤74ls138、74ls00实现全加器电路图如下：（4）全减器真值表：⽤74LS138、74LS00实现全减器电路图如下：74ls247验证如右图74ls248验证如下图74ls85验证如下图74ls283将8421码转为余3码（如右图）J1端为输⼊8421码端。
灯X1、X2、X3、X4分别代表余三循环码的四位⾼低电平，灯亮代表⾼电平1,灯灭代表低电平0.（如下图）输⼊为8421码制的0111时输出为相对应的余三码制的应为1111，结果如下图：1.74LS74加法器（左图）74LS74减法器（左图）74LS112加法器（下图） 74LS112减法器（下图）74ls160：1.⽤于快速计数的内部超前进位2.⽤于n 位级联的进位输出3.同步可编程序4.有置数控制线5.⼆极管箝位输⼊6.直接清零同步计数74ls160是⼗进制计数器，也就是说它只能记⼗个数从0000-1001（0-9）到9之后再来时钟就回到0，⾸先是clk，这是时钟。
之后是rco，这是输出，MR是复位低电频有效（图上接线前⾯花圈的都是低电平有效）load是置数信号，当他为低电平时，在始终作⽤下读⼊D0到D3。
为了使161正常⼯作ENP和ENT接1另外D0到D3是置数端Q0到Q3是输出端。
这种同步可预置⼗进计数器是由四个D型触发器和若⼲个门电路构成，内部有超前进位，具有计数、置数、禁⽌、直接（异步）清零等功能。
(集成电路应用设计实验报告)集成电路应用设计实验报告
表。
（3） 右移：将接R，即将12管脚与2脚连接，清零。令=1、=1，送
数 、、、为0001，然后=1、=0，连续发出4个CLK脉冲，观察—状
态显示并填表。
（4） 左移：将接L，即将15管脚与7脚连接，清零。令=1、=1，送
数 =1000，然后令=0、=1，连续发出4个CLK脉冲，观察—状态显示
并填表。
应将集成块上的缺口，对准插座缺口，接好线。
（2） 送数（并行输入）：接通电源，将CLR端置低电平。使寄存器
清零，观察—状态均为0。清零后将CLR端置高电平。令=1、=1，在
0000—1111之间任选几个二进制数，由输入端A、B、C、D送入，在
CLK（1KHZ）脉冲作用下，看输出端 —状态显示是否正确并填
电子科技大学成都学院 课程结题报告
课程名称： 集成电路应用设计实验报告 姓 名： 乱弹的枇杷 学 号： 1240830XXX 院 系： 电子工程系 专 业： 电气工程及其自动化
教 师： XXX
2014年6月
移位寄存器的功能测试
1、 实验器材（设备、元器件）:
1，数字、模拟实验装置（1台）； 2，数字电路实验板（1块）； 3，74LS194芯片（1片）； 4，函数信号发生器（1台）。
双向移位寄存器74LS194为集成的四位双向移位寄存器，其外引 脚图如下所示：
CLK：时钟脉冲输入端；
L：左移串行数据输入端；
CLR：清除端（低电平有效）； R：右移串行数据输入端；
A、 B、C、D：并行数据输入端； 、、、：输出端。
（1） 将74LS194插入实验装置板面上的对应16脚空插座中，插入时
1
0
1
1
1
1
1
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
集成运算的线性应用实验报告.doc
集成运算的线性应用实验报告篇一：集成运算放大器的线性应用--实验篇集成运算放大器的线性应用一、实验名称：集成运算放大器的线性应用二、实验任务及目的1.基本实验任务用运放设计运算电路。
2.扩展实验任务用运放构成振荡频率为500Hz的RC正弦波振荡器。
3.实验目的掌握运放线性应用电路的设计和测试方法三、实验原理及电路1.实验原理运算放大器的线性应用，即将运放接入深度负反馈时，在一定范围内输入输出满足线性关系。
2.实验电路图2.15.1 U0=5Ui1+Ui2（Rf=100k）电路（注意平衡电阻的取值！）图2.15.2 U0=5Ui2-Ui1（Rf=100k）电路（注意输入端电阻的匹配！）图2.15.3 uo??（Cf=0.01?F）电路?图2.15.4 可调恒压源电路（注意电位器的额定功率！）图2.15.5 恒流源电路（注意负载电阻的取值！）图2.15.6 RC正弦波振荡器四、实验仪器及器件1.实验仪器稳压电源1台，使用正常；数字万用表1台，使用正常；示波器1台，使用正常；函数信号发生器1台，使用正常。
2.实验器件DC信号源1个，使用正常；uA741运放2个，使用正常；1kΩ电阻1个，10kΩ电阻2个，15kΩ电阻1个，17kΩ电阻1个，20kΩ电阻2个，33kΩ电阻1个，51kΩ电阻1个，100kΩ电阻4个，0.01μF电容1个，10kΩ电位器1个，使用正常。
五、实验方案与步骤1.按照图2.15.1接好电路，将输入端接地（ui1=0，ui2=0），万用表监测输出电压，接通±15V电源后，调整调零电位器，尽量使Uo接近零，若不为零，则需记录该失调电压的数值。
将DC信号源接通电源，万用表监测DC信号源输出，按照表格中要求的参数调整旋钮，测量输出电压。
2.按照图2.15.2接好电路，记录该失调电压，将DC信号源接通电源，按照表格中要求的参数调整旋钮，测量输出电压。
3.按照图 2.15.3接好电路，调节函数信号发生器输出1kHz/4V的方波信号。
专用集成电路实验报告56
专用集成电路实验报告56
专用集成电路实验报告56
一、实验介绍
本次实验是关于专用集成电路的实验，通过搭建实际电路并进行测试，以加深对专用集成电路原理和应用的理解。
二、实验原理
三、实验过程
1.首先，根据实验要求，选择一个具体的应用场景并找到相关的专用
集成电路芯片。
本次实验选择了一个用于数码相机的图像传感器集成电路。
2.根据芯片手册，获取其引脚定义和使用方法。
了解芯片的输入输出
信号特性，并设计出相应的电路接线。
3.接下来，搭建实际电路。
根据设计图纸，将专用集成电路芯片与其
他电路元器件连接起来，确保连接正确、稳定。
4.完成电路搭建后，对电路进行电气测试。
通过调整电源电压和信号
输入，观察电路的输出波形和电流大小，验证电路的性能和功能。
5.在实验过程中，及时记录实验数据和观察结果。
根据需求，可以对
电路参数、性能和功能进行测试和分析。
四、实验结果
经实验验证，所搭建的专用集成电路电路运行正常，输入信号能够正
确地输出，符合芯片手册的规定。
实验数据和观察结果见附表1
五、实验总结
通过本次实验，我们深入了解了专用集成电路的原理和应用，学习了如何选择合适的芯片、设计电路接线和进行测试分析。
同时，本次实验也加深了我们对电路搭建和调试的理解，培养了我们的动手能力和团队合作意识。
在今后的学习和工作中，我们将更加注重专用集成电路的应用研究和创新，为电子科技的发展做出更大的贡献。
附表1：实验数据和观察结果
...
（请根据实际情况填写实验数据和观察结果）。
集成电路实验报告
集成电路实验报告本次实验主要介绍集成电路的基本概念和电路设计方法，通过设计和制作CMOS场效应晶体管（MOSFET）的放大器电路来实现对这些知识的应用。
本次实验的主要内容如下：一、实验器材和材料本次实验所使用的器材和材料：1、计算机2、激光打印机3、示波器4、信号源5、直流电源6、理想电感7、电容8、MOSFET二、实验原理本次实验涉及的知识点包括：1、MOSFET的基本概念和特性MOSFET是一种场效应管，在电子学中起到了很重要的作用。
它的主要特点是控制端的电压可以改变通道区中的电子密度，从而控制电流流过管子中的通道。
根据不同的控制方式，MOSFET可以分为N型和P型两种。
2、放大器电路的基本原理放大器电路是一种能够放大电信号的电路，可以将小电信号放大为相对较大的电信号。
根据不同的信号类型和放大器类型，可以设计不同种类的放大器电路。
三、实验内容和步骤本次实验的实验内容和步骤如下：1、设计MOSFET的放大器电路首先，我们需要根据实验所需放大器的需求，设计出一种合理的MOSFET放大器电路。
具体步骤如下：（1）根据输入信号和输出信号的大小，计算出所需放大器的放大倍数。
（2）根据放大倍数，选择合适的与MOSFET配合使用的电容和电阻。
（3）将MOSFET、电容和电阻按照电路图的样式和连接方式进行连接。
制作和测试MOSFET放大器电路，具体步骤如下：（2）使用万用表对焊接完成的电路进行测试，确保电路连接正常。
（3）将电路连接到直流电源和信号源上，调节电源和信号源的参数，测试电路的放大效果。
四、实验结果分析本次实验的主要结果包括设计和制作的MOSFET放大器电路以及测试结果。
通过测试结果的分析，我们可以对电路的性能进行评估，并确定是否满足所需放大倍数的要求。
五、实验总结通过本次实验，我们了解了集成电路的基本概念和电路设计方法，并掌握了MOSFET放大器电路的设计和制作方法。
通过实验结果的分析，我们也可以更好地理解和掌握集成电路的相关知识和应用。
电子技术基础B中规模集成电路的应用(一)实验报告
接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138 还可作数据分配器3.3 线-8 线译码器74LS138的逻辑图与功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7 个输出引脚全为高电平1。
如果出现两个输出引脚同时为0 的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出（2）74LS139基本功能当选通端（G1）为高电平，可将地址端（A、B）的二进制编码在一个对应的输出端以低电平译出。
若将选通端（G1）作为数据输入端时，139 还可作数据分配器。
管脚图内部逻辑引脚功能引出端符号：A、B：译码地址输入端G1、G2 ：选通端（低电平有效）Y0～Y3：译码输出端（低电平有效）真值表（3）74LS148基本功能74LS148是8 线－3 线优先编码器，共有54/74148 和54/74LS148两种线路结构型式，将8 条数据线（0－7）进行3 线（4-2-1）二进制（八进制）优先编码，即对最高位数据线进行译码。
利用选通端（EI）和输出选通端（EO）可进行八进制扩展。
管脚图管脚介绍0－7 编码输入端（低电平有效）EI 选通输入端（低电平有效）A0、A1、A2 三位二进制编码输出信号即编码输出端（低电平有效）GS 片优先编码输出端即宽展端（低电平有效）EO 选通输出端，即使能输出端逻辑图真值表由74ls148真值表可列输出逻辑方程为：A2 = （I4+I5+I6+I7）IEA1 = （I2I4I5+I3I4I5+I6+7）·IEA0 = （I1I2I4I6+I3I4I6+I5I6+I7）·IE工作原理该编码器有8个信号输入端，3个二进制码输出端。
此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
集成电路实验报告
集成电路实验报告第一篇：集成电路实验报告集成电路实验报告班级：姓名：学号：指导老师：实验一：反相器的设计及反相器环的分析一、实验目的1、学习及掌握cadence图形输入及仿真方法；2、掌握基本反相器的原理与设计方法；3、掌握反相器电压传输特性曲线VTC的测试方法；4、分析电压传输特性曲线，确定五个关键电压VOH、VOL、VIH、VIL、VTH。
二、实验内容本次实验主要是利用 cadence 软件来设计一基本反相器(inverter)，并利用仿真工具Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC，Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平VOH、输出低电平VOL、输入高电平VIH、输入低电平VIL、阈值电压 VTH。
三、实验步骤1.在cadence环境中绘制的反相器原理图如图所示。
2.在Analog Environment中，对反相器进行瞬态分析(tran)，仿真时间设置为4ns。
其输入输出波形如图所示。
分开查看：分析：反相器的输出波形在由低跳变到高和由高跳变到底时都会出现尖脉冲，而不是直接跳变。
其主要原因是由于MOS管栅极和漏极上存在覆盖电容，在输出信号变化时，由于电容储存的电荷不能发生突变，所以在信号跳变时覆盖电容仍会发生充放电现象，进而产生了如图所示的尖脉冲。
3.测试反相器的电压传输特性曲线，采用的是直流分析(DC),我们把输入信号修改为5V直流电源，如图所示。
4.然后对该直流电源从0V到5V进行线性扫描,进而得到电压传输特性曲线如图所示。
5.为反相器创建symbol，并调用连成反相器环，如图。
6.测量延时，对环形振荡器进行瞬态分析，仿真时间为4ns，bcd 节点的输出波形如图所示。
7.测量上升延时和下降延时。
(1)测量上升延时：可以利用计算器(calculator)delay函数来计算信号c与信号b间的上升延时和下降延时如图所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
论文集成电路应用实验报告
一、设计和制作任务 (4)
二、任务要求 (4)
三、确定电路设计方案 (4)
四、方案设计 (5)
振荡源的设计 (5)
N分频的设计··························5 标准信号源设计·6
五、锁相环参数设计 (7)
六、整体电路设计 (8)
七、电路调试 (10)
七、心得体会 (12)
八、参考文献·····································14 附
录 (14)
频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，
频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
频率合成器 CD4046 锁相环
一、设计和制作任务
1、确定电路形式，画出电路图。
2、计算电路元件参数并选取元件。
3、制作PCB板并焊接电路。
4、调试并测量电路性能。
5、写出课程设计报告书。
二、主要技术指标
1．频率步进 100Hz
2．频率范围：400kHz—1MHZ
3．电源电压 Vcc=6V
三、确定电路设计方案
原理框图如上，锁相
环路对稳定度的参考振
动器锁定，环内串接可编
程的分频器，通过改变分
频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后得到基准频率f1?，输入锁相环的相位比较器。
锁相环的VCO输出信号经可编程分频器后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
f1f1?? 故 f2?N*f?1 (f1?为基准频率) MN
当N变化时，就可以得到一系列的输出频率f2。
四、方案设计
、振荡源的设计
采用2M无源晶体与CMOS非门组成2MHz振荡器，R1为反馈电阻使F1工作于线性放大区，F2、F3提供增益放大及波形整形。
晶体等效电感，C1、C2构成谐振回路。
C1、C2可利用器件的分布电容不另接。
、N分频的设计
N分频器主要是利用芯片CD40103来分频，将F2接到CD40103的1脚，控制4,5,6,7,10,11,12,13脚来控制分频，控制用拨码开关，接个上拉电阻来控制高低电平。
当高电平
的时候，即二进制是1，当开关1断开时，4脚为高电平，其他开关接通，相应的电平为低电平，此时相当于二进制00000001，此时是二分频，依次类推，要产生100分频，则要设置二进制为01100011，相当于十进制的99。
理论上可以产生2到256分频。