组合逻辑电路
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
(完整版)组合逻辑电路
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
（第4章-16）
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2： 设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。
（第4章-17）
解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、 F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常
工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
（第4章-1）
第四章 组合逻辑电路
本章要求： 1.熟练掌握组合逻辑电路的分析方法和设计方法； 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
（第4章-20）
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
组合逻辑电路
输出Y.～Y.为低电平0有效。代码1010～1111
没有使用，称为伪码。由上表可知，当输入伪
码1010～1111时，输出Y9～Y0都为高电平1， 不会出现低电平0。因此译码器不会产生错误译
码。
图13.7 二-十进制译码器逻辑图
1.3 译 码 器
10
1.3 译 码 器
11
1.3.3 BCD-7段显示译码器
二进制码器是用于把二进制 代码转换成相应输出信号的译码 器。常见的有2线-4线译码器、 3线-8线译码器和4线-16线译码 器等。如图13.5所示为集成3线 -8线译码器74LS138的逻辑图 。
图13.5 3线-8线译码器逻辑图
1.3 译 码 器
9
1.3.2 二-十进制译码器
将4位BCD码的10组代码翻译成0～9这10个
图1.11 数据选择器
1. 4选1数据选择器
图1.12所示为4选1数据选择器的逻辑图 ，A1、A0是地址端。D0～D3是4个数据端 ，ST是低电平有效的使能端，具有两个互 补输出端Y和Y。对于不同的二进制地址输 入，可按地址选择D0～D3中一个数据输出 。其功能如表13.8所示。
图1.12 4选1数据选择器逻辑图
1
1.1 组合逻辑电路的分析与设计
2
1.1.1 组合逻辑电路的分析方法
组合逻辑电路的分析是根据给定的逻辑电路图，弄清楚它的逻辑功 能，求出描述电路输出与输入之间的逻辑关系的表达式，列出真值表 。一般方法如下所述。
1）根据给定的逻辑电路的逻辑图，从输入端向输出端逐级写出各 个门对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入的 逻辑函数表达式。
2）利用逻辑代数运算法则化简逻辑函数表达式。 3）根据化简后的逻辑函数表达式，列出真值表，使逻辑功能更加 清晰。 4）根据化简后的逻辑函数表达式或真值表，分析逻辑功能。 下面通过一个例子说明组合逻辑电路的分析方法。
组合逻辑电路(半加器全加器及逻辑运算)
组合逻辑电路是数字电路中的一种重要类型，主要用于实现逻辑运算和计算功能。
其中，半加器和全加器是组合逻辑电路的两种基本结构，通过它们可以实现数字加法运算。
本文将详细介绍组合逻辑电路的相关知识，包括半加器、全加器以及逻辑运算的原理和应用。
一、半加器半加器是一种简单的数字电路，用于对两个输入进行加法运算，并输出其和及进位。
其结构由两个输入端(A、B)、两个输出端(S、C)组成，其中S表示和，C表示进位。
半加器的真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1从真值表可以看出，半加器只能实现单位加法运算，并不能处理进位的问题。
当需要进行多位数的加法运算时，就需要使用全加器来实现。
二、全加器全加器是用于多位数加法运算的重要逻辑电路，它能够处理两个输入以及上一位的进位，并输出本位的和以及进位。
全加器由三个输入端(A、B、Cin)和两个输出端(S、Cout)组成，其中Cin表示上一位的进位，S表示和，Cout表示进位。
全加器的真值表如下：A B Cin S Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1通过全加器的应用，可以实现多位数的加法运算，并能够处理进位的问题，是数字电路中的重要组成部分。
三、逻辑运算除了实现加法运算外，组合逻辑电路还可用于实现逻辑运算，包括与、或、非、异或等运算。
这些逻辑运算能够帮助数字电路实现复杂的逻辑功能，例如比较、判断、选择等。
逻辑运算的应用十分广泛，不仅在计算机系统中大量使用，而且在通信、控制、测量等领域也有着重要的作用。
四、组合逻辑电路的应用组合逻辑电路在数字电路中有着广泛的应用，其不仅可以实现加法运算和逻辑运算，还可以用于构建各种数字系统，包括计数器、时序逻辑电路、状态机、多媒体处理器等。
组合逻辑电路还在通信、控制、仪器仪表等领域得到了广泛的应用，为现代科技的发展提供了重要支持。
组合逻辑电路
⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第十章组合逻辑电路
自测题
一、填空题
1．把输入的各种信号转换成若干个二进制位的过程称为，其逆过程被称为。
2．数据分配器的功能是能将传输总线上的数据有选择地传送
到端。
3．依据逻辑功能的特点，数字电路可分为和
两大类。
4．半加器的功能是。
5．如题图10.1所示，显示数字7时，段发光。
6．全加器的功能是。
二. 选择题
1．二位三进制加法计数器的状态转换图是。
A、00→01→10→11→00；
B、0←01←10←11←00；
C、00→01→10→00；
D、00←01←10←00。
2．优先编码器同时有两个输入信号时，是按的输入信号编码。
A、高电平；
B、低电平；
C、高频率；
D、高优先级。
3．能将输入信息转变二进制代码的电路为。
A、译码器；
B、编码器；
C、数据选择器；
D、数据分配器。
4．半导体数码管是由排列成显示数字。
A、灯泡；
B、液态晶体；
C、辉光器件；
D、发光二极管。
5．下列各项不属于分段显示器的是。
A、数码显示器；
B、荧光数码管；
C、液晶显示器；
D、半导体数码管。
6．要对10个信息进行编码，则要用个输入个输出端的编码器。
A、2，8；
B、10，4；
C、4，10；
D、5，10。
三、判断下面说法是否正确，用“√"或“×"表示在括号
1．译码器属于组合逻辑电路。
（）
2．译码器输出的是数字而不是信号。
（）
3．组合电路任何时刻的输出状态都是由该时刻的输入状态来决定，而和输入信号到来之前的电路状态无关。
（）
4．2位二进制编码器是有4个输入端，2个输出端。
（）
5．数据选择器是一个单输入、多输出的组合逻辑电路（）。
6．般n位二进制数有n2个状态，可表示n2种特定含义。
（）
思考与练习题
10.1.1 组合逻辑电路的功能特点是什么？
10.2.1写出题图10.2示逻辑电路的逻辑函
数表达式，分析其功能，然后用最少的逻辑门
电路来实现此逻辑电路功能。
10.2.2 根据题图10.3所示的逻辑电路图， （1）、写出其逻辑表达式并化简； （2）、列出其化简后表达式的真值表；
（3）、总结其逻辑功能。
10.3.1 某场比赛三个裁判, 其中一个主裁判，两个副裁判， 实行少数服从多数的原则，不过主裁判认为可以也能通过，请设计一逻辑电路来满足裁决要求。
.
10.3.2 设计一个不一致判别电路，要求ABC 三个变量一致时，电路输出Y 为0； 当三个变量不一致时，电路输出 Y 为1。
用最少的与非门电路来实现， 输入信号包含原变量与反变量。
10.3.3 设计一个三变量多数表决电路： 当三个变量中有两个或两个以上为1时输出为1；否则输出为0。
要求用与非门实现逻辑图。
10.3.4 一组交通灯有红、黄、绿灯各一个, 灯都不亮或二个、 三个灯同时亮均为故障, 试设计反映故障的逻辑电路图。
要求:(1)、设变量，赋值；(2)、列真值表；(3)、写逻辑式并化简；(4)、用与非门实现逻辑图。
10.4.1 叙述下列逻辑电路的作用：
（1）、8421BCD 编码器；（2）、二—十进制译码器；（3）、半加器；
（4）、全加器； （5）、 数据分配器； （6）、 数据选择器。
第十章 参考答案
自测题：
一．1、编码；译码。
2、不同的输出端。
3、组合逻辑电路；时序逻辑电路。
4、实现两个一位二进制数相加。
5、abc 。
6、实现两一位二进制数相加，并考虑进位的逻辑电路。
二．1、C 。
2、D 。
3、B 。
4、D 。
5、A 。
6、B 。
三．1、√。
2、×。
3、√。
4、√。
5、×。
6、×。
思考与练习
10.1.1 组合逻辑电路的功能特点是：任何时刻的电路输出状态都是由该时刻的输入状态来决定，而和输入信号到来之前的电路状态无关。
10.2.1 据电路可写出表达式为：()()C B A C B A Y ⊕+⊕=， 可进一步简为：C B A Y ⊕⊕=由此可列真值表为：
由此可见，该电路是一判异电路，即有奇数个条件成 立时，结果成立。
电路可用最少的异或门来实现， 见10.2.1题答图。
10.2.2 （1）、表达式：AB B AB A Y ⋅=；
（2）、化简为： B A B A B A Y ⊕=+=， 真值表如10.2.2题答图。
（3）、具有判异功能。
10.3.1（1）列真值表(10.3.1题答表)A 为主裁判，B 、C 为副裁判
（2）函数表达式：C B A C B A C B A Y ++=； （3）化简得：Y=A+BC ；（4）画逻辑图。
10.3.2 （1）、根据题意，列出真值表：
（2）、据真值表写出逻辑函数式：C AB C B A C B A BC A C B A C B A Y +++++= 化简：C B B A C A C B B A C A Y ⋅⋅=++= 或： B A B Y ⋅⋅=++=
(3)逻辑电路图：
10.3.3（1）、根据题意，列出真值表：
（2）、据真值表写出逻辑函数式：
AC
BC
AB
ABC
C
AB
C
B
A
BC
A
Y+
+
=
+
+
+
=
（3）、转换成与非表达式：
（4）、画逻辑图，见10.3.3题答图。
10.3.4 （1）、设红、黄、绿三灯分别为A、B、C，判故电路为Y。
灯亮为1、灭为0，故障电路作用为1，否则为0。
（2）、真值表为10.3.4答表所示；（3）、表达式：
C
B
A
C
B
A
C
B
A
C
B
A
C
B
A
C
B
A
Y⋅
⋅
=
+
+
=；
（4）、逻辑电路为10.3.4题答图。
10.4.1 （1）、8421BCD编码器：它是将十进制数0、1、2……9对应的十个状态，转换成8421BCD码输出。
（2）、二—十进制译码器：又叫做4线—10线译码器，它是将二—十进制译代码译成0～9十个十进制数信号的电路。
（3）、半加器：半加器只将同位数相加，不考虑来自相邻低位的进位。
（4）、全加器：全加器不仅是同位数相加，还要考虑来自相邻低位的进位。
（5）、数据分配器：数据分配器又称多路分配器，其功能是能将一路数据分时地送到多路输出。
（6）、数据选择器：又称多路选择器，其功能是分时地从多个（路）输入数据中选择一（路）作为输出。
AC
BC
AB
AC
BC
AB
Y⋅
⋅
=
+
+
=。