Verilog语言基础知识
verilog 加减法
verilog 加减法Verilog是一种硬件描述语言（HDL），用于设计电子电路和系统。
它是工业界和学术界最广泛使用的HDL之一，被广泛用于设计数字集成电路（ASIC）和可编程逻辑器件（FPGA）。
加法和减法是数字电路中最基础的运算操作。
在Verilog中，我们可以使用各种不同的方法来实现加法和减法电路。
本文将详细介绍Verilog中的加法和减法电路的设计和实现。
一、加法电路设计加法电路是将两个二进制数相加得到二进制和的电路。
在Verilog中，我们可以使用全加器（full adder）来实现加法电路。
全加器的真值表如下：输入输出A B Cin Sum Cout0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，我们可以得到全加器的逻辑表达式如下：Sum = A XOR B XOR CinCout = (A AND B) OR (Cin AND (A XOR B))下面是一个使用全加器实现的4位加法电路的Verilog代码示例：```verilogmodule adder4(input [3:0] A,input [3:0] B,input Cin,output [3:0] Sum,output Cout);wire c1, c2, c3;full_adder fa0(A[0], B[0], Cin, Sum[0], c1);full_adder fa1(A[1], B[1], c1, Sum[1], c2);full_adder fa2(A[2], B[2], c2, Sum[2], c3);full_adder fa3(A[3], B[3], c3, Sum[3], Cout);endmodulemodule full_adder(input A,input B,input Cin,output Sum,output Cout);assign Sum = A ^ B ^ Cin;assign Cout = (A & B) | (Cin & (A ^ B));endmodule```上述代码中，我们定义了一个4位加法电路"adder4"，它有两个4位输入A和B，一个输入Cin和一个4位输出Sum和一个输出Cout。
vivado工具与verilog语言的使用实验总结
vivado工具与verilog语言的使用实验总结文章标题：深入探讨vivado工具与verilog语言的使用实验总结导言：在数字电路设计与实现的过程中，vivado工具与verilog语言的使用至关重要。
通过一系列的实验，我们能够全面地了解这两者在数字电路设计中的应用，并掌握它们的使用技巧。
本文将以从简到繁、由浅入深的方式，深入探讨vivado工具与verilog语言的使用实验总结，帮助读者全面理解这一主题。
一、vivado工具的基本介绍在数字电路设计中，vivado工具是一款由Xilinx公司推出的集成化开发环境。
它拥有丰富的功能和强大的性能，能够帮助设计者完成从设计到验证的全流程。
在实验中，我们首先对vivado工具的基本操作进行了学习，包括创建工程、添加设计文件、进行综合与实现等一系列步骤。
通过实践，我们能更加熟练地运用vivado工具进行数字电路设计。
二、verilog语言的基础知识verilog语言是一种硬件描述语言，广泛应用于数字电路的设计与验证。
在实验中，我们深入学习了verilog语言的基础知识，包括模块化的设计思想、信号的赋值与传输、行为级建模和结构级建模等内容。
通过对verilog语言的学习，我们能够更好地理解数字电路的工作原理，提高设计的效率和准确性。
三、vivado工具与verilog语言的综合应用在实验的进阶阶段，我们将vivado工具与verilog语言相结合，进行了一系列的综合应用实验。
通过实际的案例学习，我们掌握了如何利用vivado工具进行综合、仿真和验证，并通过verilog语言实现各种功能模块。
这些实验不仅加深了我们对vivado工具和verilog语言的理解，同时也提高了我们的综合应用能力。
总结与回顾：通过以上的实验学习，我们对vivado工具与verilog语言的使用有了更深入的了解。
vivado工具作为一款集成化开发环境，能够为数字电路设计者提供全方位的支持；而verilog语言则作为一种硬件描述语言，能够帮助设计者更加灵活地进行数字电路设计与验证。
Verilog中的运算符及其相关基础知识
Verilog中的运算符及其相关基础知识⼀、基本运算符1.算术运算符：加（+）减（ -）乘（*）除（/）取模（%）求幂（**）。
（1）%是取模运算符：a % b 按照a 和 b中的长度长的补齐。
两个参数都为有符号数结果为有符号数，否则为⽆符号数；（2）**是求幂运算符：a**b表⽰a的b次⽅，即a表⽰底数，b表⽰指数；（3）除法只能取整数；2.关系运算符：⼤于（>）⼩于（<）⼩于等于（<=）⼤于等于（>=）⽐较表达式的逻辑是否相等（==）⽐较表达式的逻辑是否不相等（!=）按位⽐较表达式的逻辑是否相等（===）按位⽐较表达式的逻辑是否不相等（!==）3.逻辑运算符：逻辑⾮（！）逻辑与（&&）逻辑或（||）4.位运算符：按位⾮（~）按位与（&）按位或（|）异或（^）同或（~^）（1）异或（^）举例：0+0=0 1+0=1 1+1=0（2）同或（~^）举例：0+0=1 1+0=0 1+1=15.归约运算符：归约与（&）归约与⾮（~&）归约或（|）归约或⾮（~|）归约异或（~^）注意：归约运算符的操作数只有⼀个，并只产⽣⼀位结果：举例a=0101，则&a=0（a中的所有位进⾏与操作）； |a=1（a中的所有位进⾏或操作）；6.条件操作符(C语⾔中的三⽬运算符)：a ? b :c 该式中a为条件表达式，b和c为待选的执⾏表达式：如果a为真，则选择执⾏b，否则执⾏c；7.移位运算符：逻辑左移（<<）逻辑右移（>>）算术左移（<<<）算术右移（>>>）（1）逻辑左移和算术左移相同，都是在最低位补0，忽略操作数的符号；（2）逻辑右移在最⾼位补0，忽略操作数的符号；算术右移对于有符号数，⾼位补充值和符号位相同，对于⽆符号数，⾼位补0；8.拼接运算符：{a,b} 把位于⼤括号“{ }”中的两个及以上⽤“,”分隔的⼩表达式连接在⼀起，形成⼀个⼤表达式9.赋值运算符：阻塞型（=）：常⽤于组合逻辑电路和时序逻辑电路⾮阻塞型（<=）：常⽤于时序逻辑电路注意：同⼀module中不能同时出现这两种赋值运算符；10.特殊运算符：（1）a+:b为⽚选，即从a开始到a+b的位（举例：reg q [2+:5]类似于reg q [6:2]）⼆、运算符的优先级：三、逻辑符号和逻辑图形符号四、基础知识1.电平状态：⾼电平（1）低电平（0）未知电平（X）⾼阻态（Z）（1）⾼阻态是⼀个数字电路⾥常见的术语，指的是电路的⼀种输出状态，既不是⾼电平也不是低电平，如果⾼阻态再输⼊下⼀级电路的话，对下级电路⽆任何影响，和没接⼀样，如果⽤万⽤表测的话有可能是⾼电平也有可能是低电平，随它后⾯接的东西定的.2.进制：⼆进制（b）⼋进制（o）⼗进制（d）⼗六进制（h）举例：4’hf：表⽰4位⼗六进制的f，即1111. 4‘b1010：表⽰4位⼆进制的1010，即1010.3.独热码：One-Hot编码，⼜称为⼀位有效编码，主要是采⽤n位状态寄存器来n个状态进⾏编码，每个状态都由他独⽴的寄存器位，并且在任意时候只有⼀位有效。
systemverilog学习（4）动态数组
systemverilog学习（4）动态数组本节主要内容：动态数组，队列，联合数组，数组基本操作，结构体类型，枚举类型⼀：动态数组1：基础 在run-time才知道元素个数，在compile-time不知道 可以在仿真的时候再确定元素个数2：表⽰ data_type name_of_dynamic_array[]; name_of_ dynamic_array = new[number of elements]; 实例：int dyn[]; dyn = new[5];dyn.delete();3：可将固定数组赋值给动态数组，要求是元素个数相同⼆：队列（先进先出）1：基础知识 可插⼊，删除，sort，search，push，pop，add，remove；可将固定数组或者动态数组赋给队列2：表⽰ data_type queue_name[$] = {..} //队列赋值时⼤括号前⾯不加单引号 实例：int b[$] = {3,4}； //{3,4} b.insert(1,1); //{3,1,4} 在第⼀个元素后⾯添加1 b.delete(1); //{3，4} 删除元素1 b.push_front(6) ; //{6,3,4} j = b.pop.back; //{6,3}, j = 4三：联合数组1:基础知识 充分利⽤内存⾥的离散空间，不连续空间； 索引值可以为整型，字符型，⼀维数组2：表⽰ data_type associative_array_name[*/string]3：⽰例 在内存中的存储 说明：标准数组存储时，所有的存储器都⽤到了；联合数组使⽤内存时，稀疏。
4：操作 遍历（foreach），first，next，prev，delete，exits四：数组的操作1：算术运算 sum，product，and，or and xor 例如下⾯是sum举例： 说明：on.sum返回on的位数，即⼀位，即值1（5个1相加取⼀位）；将on.sum赋给位宽为8bit的summ，则返回值5。
Verilog语言基础知识
在Verilog HDL中，用parameter来定义常量，即用parameter来定义一个标志符，代表一个常量，称为符号常量。其定义格式如下:
parameter 参数名1=表达式，参数名2=表达式，参数名3=表达式……;
例如:
parameter sel=8，code=8'ha3;
//分别定义参数sel为常数8(十进制)，参数code为常数a3(十六进制)
Verilog HDL中共有19种数据类型。数据类型是用来表示数字电路中的数据存储和传送单元的。在此介绍4个最基本的数据类型:integer型、parameter型、reg型和wire型。
Verilog HDL中也有常量和变量之分，他们分属以上这些类型。
6.2.1 常量
在程序运行过程中，其值不能被改变的量称为常量。
assign {cout,sum}=ina+inb+cin;//全加
endmodule
【例6.2】一个8位计数器的Verilog HDL源代码
module counter8(out,cout,data,load,cin,clk);
output[7:0]out;
output cout;
input[7:0] data;
6.1.2 Verilog HDL模块的结构
Verilog HDL的基本设计单元是"模块(block)"。一个模块是由两部分组成的，一部分描述接口;另一部分描述逻辑功能，即定义输入是如何影响输出的。下面举例说明，图6.1示出了一个"与-或-非"门电路。
图6.1"与-或-非"电路
该电路表示的逻辑函数可以写为:
6.2.2 变量
Verilog所有知识点
Verilog基础：1.间隔符：空格〔\b〕，Tab〔\t〕，换行符〔\n〕，换页符。
2.注释：/**/ //3.标识符，关键词：标识符由英文字母、数字、$符、下划线组成，以英文字母或下划线开头。
4.逻辑值：0：逻辑假1：逻辑真x或X：不确定状态z或Z：高阻态5.常量：<1>格式：<+/-><位宽>’<基数符号><数值>b/o/d/h:二、八、十、十六进制<2>数字可加下划线：8’b1001_1001表示8位二进制数10011001<3>科学计数：5E-4: 5*10^4<4>利用参数定义语句来定义一个标识符表示常量：parameter 参数名1=常量1，参数名2=常量2；例：parameter BIT=1,BYTE=8;6.字符串：双撇号内的字符序列，不能分多行书写，表达式或赋值语句中字符串要换成无符号整数，用8位ASCII码表示，一个8位ASCII码表示一个字符变量的数据类型：1.线网〔net type〕类型：线网类被定义后假设没有被元件驱动，则默认值为高阻态关键词：wire：wire[n-1:0]变量名1，变量名2，…，变量名n；除wire外还有wand、wor、tri、triand、trior、trireg2.寄存器类型：寄存器型变量只能在initial或always内被赋值，没被赋值默认为x状态。
4种类型的寄存器变量：<1>reg：行为描述中对寄存器型变量说明<2>integer：32位有符号整数型<3>real：64位有符号实型变量〔默认值是0〕<4>time：64位无符号时间型①reg：格式：reg[n-1:0]变量名1，…，变量名n；例：integer counter；initial //initial是过程语句结构，赋值给寄存器类型变量counter=-1;③real：通常用于对实数型常量进行储存运算例：real delta;initialbegindelta=4e10;delta=2.13endinteger i;initial i=delta; //i得到的值为2④time：主要用于储存仿真时间，只储存无符号整数，常调用系统函数$time例：time current_time;initialcurrent_time=$time;Verilog 基本结构module 模块名〔端口名1，端口名2，…〕端口类型说明〔input，output，inout〕//inout是双向端口参数定义；//将常量用符号常量代替，非必须结构数据类型定义〔wire，reg等〕实例化底层模块和基本门级元件；连续赋值语句〔assign〕；过程块结构〔initial和always〕；行为描述语句；endmodule描述方式：①结构描述方式：调用其他已定义好的底层模块对整个电路进行描述，或直接调用基本门级元件描述。
verilog begin end用法
verilog begin end用法Verilog是一种硬件描述语言（HDL），用于设计数字电路和系统。
该语言使用begin end块来定义代码块，这个语法是Verilog的一个重要组成部分。
在Verilog设计中，begin end块可以控制程序的流程和执行方式，同时也可以保证代码的可读性和可维护性。
下面，我们将详细讨论begin end块的用法及其在Verilog代码中的应用。
1. begin end块的基础知识begin end块是一种代码块，用于控制Verilog程序中的逻辑。
该代码块可以包含多条语句和其他代码块，以便实现复杂的程序逻辑。
begin end块的语法如下所示：```begin// 插入代码和其他逻辑end```其中，begin end块由begin和end关键字组成，中间是代码和其他逻辑。
该语法极其简洁，易于阅读和编写。
2. Verilog中begin end块的使用begin end块在Verilog设计中应用广泛。
这里我们列举了一些常见的使用情况：- 控制结构——在Verilog设计中，使用begin end块来控制程序的流程和执行。
例如，在if语句中，可以使用begin end块来标记代码块。
```if (condition) begin// 满足条件时执行的代码块end```- 循环结构——在Verilog设计中，使用begin end块来实现循环结构。
例如，以下代码使用for循环和begin end块实现了从0到9的加法：```for (i = 0; i < 10; i = i+1) beginsum = sum + i;end```- 块级别视图——begin end块在Verilog设计中还用于定义块级别视图。
块级别视图是设计中的一种抽象，用于组织和管理设计中的模块和其他代码块。
```module example (input a, output b);// 插入代码和其他逻辑always @(posedge clk) begin// 块级别视图代码块endendmodule```3. begin end块的注意事项在使用begin end块时，需要注意以下几点：- begin end块必须完全嵌套——begin end块必须完全嵌套，即内部的begin end块必须在外部的begin end块中。
简单的数字时钟(verilog设计)
设计目标与要求
设计一个简单的数字 时钟，能够显示时、 分、秒。
时钟应具有可靠性、 稳定性和可扩展性。
要求使用Verilog语 言实现，并能够在 FPGA或ASIC上实现。
设计思路及流程
• 设计思路：采用模块化设计方法，将数字时钟划分为不同的模 块，如计数器模块、显示模块等。每个模块负责实现特定的功 能，并通过接口与其他模块进行通信。
设计思路及流程
设计流程 1. 确定设计需求和目标。 2. 制定设计方案和计划。
设计思路及流程
3. 编写Verilog代码，实现各个模块的功能。 5. 根据测试结果进行调试和优化。
未来改进方向探讨
提高计时精度
通过改进算法或采用更高 性能的硬件平台，提高数
字时钟的计时精度。
降低资源占用
优化代码结构，减少不 必要的资源占用，提高 时钟系统的运行效率。
增加实用功能
拓展应用领域
考虑增加闹钟、定时器 等实用功能，使数字时 钟更加符合用户需求。
探索将数字时钟应用于 更多领域，如智能家居、
数据类型与运算符
Verilog中的数据类型包括
整型、实型、时间型、数组、结构体等。
Verilog中的运算符包括
算术运算符、关系运算符、逻辑运算符、位运算符等。
顺序语句与并行语句
Verilog中的顺序语句包括
赋值语句、条件语句、循环语句等，用于描述电路的时序行为。
Verilog中的并行语句包括
模块实例化、连续赋值语句、门级电路描述等，用于描述电路的并行行为。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Verilog HDL语言基础知识先来看两个Verilog HDL程序。
例6.1 一个8位全加器的 Verilog HDL源代码module adder8(cout,sum,ina,inb,cin);output[7:0] sum;output cout;input[7:0] ina,inb;input cin;assign {cout,sum}=ina+inb+cin; //全加endmodule【例6.2】一个8位计数器的Verilog HDL源代码module counter8(out,cout,data,load,cin,clk);output[7:0] out;output cout;input[7:0] data;input load,cin,clk;reg[7:0] out;always @(posedge clk)beginif(load)out=data;elseout=out+cin;endassign cout=&out&cin;endmodule从上面的例子可以看出:① Verilog HDL程序是由模块构成的。
每个模块的内容都是嵌在module 和endmodule 两个语句之间，每个模块实现特定的功能，模块是可以进行层次嵌套的。
②每个模块首先要进行端口定义，并说明输入(input)和输出(output)，然后对模块的功能进行逻辑描述。
③Verilog HDL程序的书写格式自由，一行可以写几个语句，一个语句也可以分多行写。
④除了endmodule语句外，每个语句的最后必须有分号。
⑤可以用/*……*/和//……对Verilog HDL程序的任何部分作注释。
6.1.2 Verilog HDL模块的结构Verilog HDL的基本设计单元是"模块(block)"。
一个模块是由两部分组成的，一部分描述接口;另一部分描述逻辑功能，即定义输入是如何影响输出的。
下面举例说明，图6.1示出了一个"与-或-非"门电路。
图6.1"与-或-非"电路该电路表示的逻辑函数可以写为:F = AB + CD用Verlog HDL语言对该电路进行描述如下：【例6.3】与-或-非门电路module AOI(A，B，C，D，F); // 模块名为AOI(端口列表A，B，C，D，F)input A，B，C，D; // 定义模块的输入端口A，B，C，Doutput F; // 定义模块的输出端口Fassign F= ~((A&B)︱(C&D)); // 模块内的逻辑描述endmodule从上面的例子可知，电路图符号的引脚也就是程序模块的端口，在程序模块内描述了电路图符号所实现的逻辑功能。
在上面的Verilog HDL设计中，模块中的第2、第3行说明接口的信号流向，第4行说明了模块的逻辑功能。
Verilog HDL结构完全嵌在module和endmodule声明语句之间，每个Verilog程序包括4个主要部分: 端口定义，I/0说明，信号类型声明和功能描述。
1. 模块的端口定义模块的端口声明了模块的输人和输出口。
其格式如下：module 模块名(口1，口2，口3，口4，……)；2．模块内容模块内容包括 I/O说明，信号类型声明和功能定义。
(1) I/O说明的格式如下:输人口: input端口名1，端口名2，……端口名N;输出口: output端口名l，端口名2，……端口名N;I/O说明也可以写在端口声明语句里。
其格式如下:module module_name(input portl，input port2，…output portl，output port2，…);(2)信号类型声明:它是说明逻辑描述中所用信号的数据类型及函数声明。
如reg[7:0] out; //定义out的数据类型为reg(寄存器)型对于端口信号的缺省定义类型为wire(连线)型。
6.1.3 逻辑功能定义模块中最重要的部分是逻辑功能定义。
有3种方法可在模块中描述逻辑。
1．用assign语句如：assign F = ~((A&B)|(C&D));这种方法的句法很简单，只须写一个“assign”，后面再加一个方程式即可。
"assign"语句一般适合于对组合逻辑进行赋值，称为连续赋值方式。
2．用元件例化（instantiate）如: and myand3(f, a，b，c);这个语句利用Verilog HDL提供的与门库，定义了一个三输人的与门。
采用实例元件的方法同在电路图输入方式下调入库元件一样，键入元件的名字和引脚的名字即可。
要求每个实例元件的名字必须是唯一的。
3．用always块语句在【例6.2】的计数器模块中always @(posedge clk) //每当时钟上升沿到来时执行一遍块内语句beginif(load)out=data;elseout=out+cin;endalways块可用于产生各种逻辑，常用于描述时序逻辑。
这个例子用always块生成了一个带有同步置数的计数器。
always块可用很多种描述手段来表达逻辑，如此例中就用了if-else语句来表达逻辑关系。
综上所述，可给出Verilog HDL模块的模板如下:Verilog HDL模块的模板(仅考虑用于逻辑综合的部分，不考虑用于逻辑模拟的部分)。
module <顶层模块名>，(<输入输出端口列表>)；output输出端口列表; //输出端口声明input输入端口列表; //输入端口声明/* 定义数据，信号的类型，函数声明，用关键字wire，reg，funtion等定义 */ //使用assign语句定义逻辑功能wire 结果信号名;assign <结果信号名> = <表达式>;//使用 always块描述逻辑功能always @ (<敏感信号表达式>)begin// 过程赋值// if语句，// case语句// while，for,repeat循环语句// function调用end// 模块元件例化< module_name模块名>，<instance_name例化元件名>，(<port_list端口列表>);// 门元件例化gate_type_keyword <instance_name例化元件名> (<port_list>);endmodule6.2 数据类型及常量、变量Verilog HDL中共有19种数据类型。
数据类型是用来表示数字电路中的数据存储和传送单元的。
在此介绍4个最基本的数据类型: integer型、parameter型、reg型和wire 型。
Verilog HDL中也有常量和变量之分，他们分属以上这些类型。
6.2.1 常量在程序运行过程中，其值不能被改变的量称为常量。
1. 数字(1)整数在Verilog HDL中，整数型常量(即整常数)有以下4种进制表示形式:◇二进制整数(b或B);◇十进制整数(d或D);◇十六进制整数(h或H);◇八进制整数(o或O)。
完整的数字表达式为:<位宽>'<进制> <数字>，位宽为对应二迸制数的宽度，如:8'b11000101 //位宽为8位的二进制数11000101；8'hc5 //位宽为8位的十六进制数c5;十进制的数可以缺省位宽和进制说明，如:197 //代表十进制数197(2)x和z值x表示不定值，z表示高阻值。
每个字符代表的宽度取决于所用的进制，例如:8'b1001xxxx; 等价于8'h9x;8'b1010zzzz; 等价于8'haz;当常量不说明位数时，默认值为32位。
此外，“?”是高阻态的z的另一种表示符号。
2．常量在Verilog HDL中，用parameter来定义常量，即用parameter来定义一个标志符，代表一个常量，称为符号常量。
其定义格式如下:parameter 参数名1=表达式，参数名2=表达式，参数名3=表达式……;例如:parameter sel=8，code=8'ha3;//分别定义参数sel为常数8(十进制)，参数code为常数a3(十六进制)6.2.2 变量变量是在程序运行过程中其值可以改变的量。
变量分为两种:一种为网络型(nets type),另一种为寄存器型(register type)。
1. nets型变量 wirenets型变量指输出始终根据输入的变化而更新其值的变量，它一般指的是硬件电路中的各种物理连接。
Verilog HDL中提供了多种nets型变量，具体见表6.1。
表6.1 常用的nets型变量及说明这里着重介绍wire型变量。
wire是一种常用的nets型变量，wire型数据常用来表示assign语句赋值的组合逻辑信号。
Verilog HDL模块中的输入/输出信号类型缺省时自动定义为wire型。
Wire型信号可以用作任何方程式的输入，也可以用作assign语句和实例元件的输出,其取值为0,1,x,z。
wire型变量格式如下：⑴．定义宽度为1位的变量：wire 数据名1，数据名2，……数据名n；例如：wire a,b; //定义了两个宽度为1位wire型变量a,b⑵．定义宽度位n位的向量（vectors）：wire[n-1:0] 数据名1，数据名2，……数据名n;或wire[n:1] 数据名1，数据名2，……数据名n;例如：wire[7:0] databus; //定义一个8位wire型向量或wire[8:1] databus;wire型向量可按以下方式使用：wire[7:0] in,out; //定义两个8位wire型向量in,outassign out=in;若只使用其中某几位，可直接指明，注意宽度要一致。
如：wire[7:0] out;wire[3:0] in;assign out[5:2]=in; //out向量的第二位到第5位与in向量相等2. register型变量 regregister型变量对应的是具有状态保持作用的电路元件，如触发器、寄存器等。
register型变量与nets变量的根本区别在于：register需要被明确地赋值，并在被重新赋值前一直保持原值。
在设计中必须将寄存器型变量放在过程块语句(如initial，always)中，通过过程赋值语句赋值。
另外，在always过程块内被赋值的每一个信号都必须定义成寄存器型。
Verilog HDL中，有4种寄存器型变量，见表6.2表6.2常用的register型变量及说明Integer、real、time等3种寄存器型变量都是纯数学的抽象描述，不对应任何具体的硬件电路。