微电子工艺学试卷(A卷)及参考答案
2011级微电子工艺学试卷(A卷)参考答案
同时，通过减小源漏区的结深，抑制短沟效应。
(√)10、CMOS中，阱可为单阱(single well)、双阱(twin well)或是倒退阱(retrograde well)。
单阱工艺有一些缺点，如要达到2～3μm的深度，需要超过1050ºC的高温及长达8h的扩散时间。
这种工艺中，表面掺杂浓度最高，掺杂浓度随着深度递减。
为了降低工艺温度和时间，可利用高能离子注入将离子直接注入到想要的深度而不需通过表面扩散。
深度由离子注入的能量来决定，因此可用不同的注入能量来设计不同深度的阱。
阱中的杂质浓度峰值位于硅衬底表面，因而被称为倒退阱。
(×)二、在给出的选项中选择一个正确的序号填在题后括号中。
(每小题2分，共20分)1、德州仪器公司的科学家被视为微电子时代的先行者之一。
他发明了第一块单片集成电路，为半导体器件的微型化和集成化奠定了基础，目前这个趋势仍然在继续。
因在发明集成电路方面所取得的成就，他于2000年获得诺贝尔物理奖。
(D)A. Gordon MooreB. Robert NoyceC. William ShockleyD. Clair Kilby2、热氧化制备SiO2层时，在氧化气氛中加入氯可以使SiO2的质量得到很大改善，并可以增大氧化速率。
氯的作用主要有以下方面：钝化可动离子，特别是钠离子；增加硅中少数载流子的寿命；减少中的缺陷，提高了抗击穿能力；降低界面态密度和固定电荷密度；。
(D)A. 减少界面陷阱电荷B. 减少氧化层固定电荷C. 减少热载流子效应D. 减少硅中的堆积层错3、传统的隔离工艺有一些缺点，使得其不适合于深亚微米(小于0.25μm)工艺。
硅的高温氧化与长氧化时间造成用于沟道阻断的注入离子(对n沟道MOSFET而言，通常为硼)侵入有源区域并导致阈值电压V T偏移。
因此，横向氧化会导致有源区域的面积减小。
此外，在亚微米隔离间隔中，场氧化层的厚度明显小于生长在宽间隔中的场氧化层。
微电子工艺2011试卷__答案邓小川
………密………封………线………以………内………答………题………无………效……电子科技大学2010-2011学年第2 学期期末考试 A 卷课程名称：微电子工艺考试形式：开卷考试日期：20 年月日考试时长：120分钟课程成绩构成：平时10 %，期中0 %，实验0 %，期末90 %本试卷试题由三部分构成，共 4 页。
一、简答题（共72分，共12题，每题6 分）1、名词解释：摩尔定律、特征尺寸、CMP、SOI、RTA、CVD。
答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
（1分）特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
（1分）CMP：化学机械平坦化。
（1分）SOI：绝缘体上硅。
（1分）RTA：快速热退火。
（1分）CVD：化学气相淀积。
（1分）2、刻蚀的目的是什么？何谓无图形刻蚀，举出无图形刻蚀的工艺实例？答：刻蚀的目的：在涂胶的硅片上正确地复制掩膜图形。
（1分）无图形刻蚀是指：不需要光刻版的刻蚀工艺，如：反刻和剥离工艺。
（1分）工艺实例：栅极两侧的sidewall氧化层的形成（2分）；金属硅化物形成后的Ti金属的去处。
（2分）3、MOS器件和双极型器件制造过程中常使用什么晶面方向的硅片，为什么？答：MOS器件：<100> ；（1分）Si/SiO2界面态密度低；（2分）双极器件：<111>；（1分）原子密度大，生长速度快，成本低。
（2分）………密………封………线………以………内………答………题………无………效……4、在集成电路制造工艺中，为什么采用轻掺杂漏（LDD）注入工艺？LDD注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？答：在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺的目的是：减小源漏间电荷穿通的可能性，从而降低沟道漏电流。
（1分）如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。
微电子工艺
A.
MBE
B.
VPE、LPE
C.
UHV/CVD
D.
SEG、SPE
正确答案：A、C
第三周作业返回
1单选(1分)
通常掩膜氧化采用的工艺方法为：
A.
干氧
B.
低压氧化
C.
干氧-湿氧-干氧
D.
掺氯氧化
正确答案：C
解析： C、既有较好的质量，利于光刻；又有较快的氧化速率
你没有填写答案
正确答案：自掺杂
解析： 低压气相外延时，从衬底逸出的杂质更易扩散出边界层进入主气流区而离开。
24填空(1分)
热氧化工艺本质上是在硅与二氧化硅 发生的硅的氧化反应。
你没有填写答案
正确答案：界面
解析： Si+O2（或H2O）→SiO2(+H2)
25填空(1分)
2017春季微电子工艺期末考试返回
1单选(1分)
CZ法拉不出高阻单晶硅锭的主要原因是：
A.
干锅清洗不干净造成；
B.
多晶硅原料纯度不够高；
C.
气相杂质融入熔体再进入了硅锭。
D.
坩埚材料分解出的氧会进入硅锭；
正确答案：D
2单选(1分)
实际VPE工艺温度多在质量传递控制区，此时外延速率：
4单选(1分)
磷在硅熔体与晶体中的分凝系数约为0.35，这使得液相掺杂拉制的掺磷硅锭的电阻率：
A.
轴向均匀
B.
轴向递减
C.
轴向递増
D.
径向递减
正确答案：B
解析： B、因为掺入硅锭的杂质是轴向递增的。
电科05微电子A卷答案1
2007－2008学年上期微电子学试卷A答案一、FPGA：现场可编程门阵列（1.5分）VLSI：超大规模集成电路（1.5分）LPCVD：低压化学气相淀积（1.5分）VHDL：超高速集成电路硬件描述语言（1.5分）二、本征半导体导电的过程实质上就是电子从价带顶跃迁到导带底的过程（1分），在这个过程中，电子跃迁所需的能量就是导带底与价带顶的能量差，即禁带宽度（1分），通常情况下本征半导体的导电性很差（1分）。
对半导体掺杂实际上就是在禁带中引入杂质能级（1分），电子可从杂质能级跃迁到导带底或从价带顶跃迁到杂质能级（1分），由于杂质能级处于禁带中，故电子在跃迁过程中所需的能量要小于禁带宽度（1分），也就是说电子更容易发生跃迁，所以掺杂半导体的导电性能优于本征半导体。
三、集成电路设计规则通常指的是版图设计规则，即几何设计规则，它是集成电路设计和制备工艺之间的接口，是版图设计所依据的基础。
（2分）设计规则主要有两种表示方法，一种是以 为单位的设计规则（1分），另一种是以微米为单位的设计规则（1分）。
四、栅氧和场氧该用热氧化的方法制备（2分），而布线氧化层介质该用化学气相淀积的方法制备（1分）。
因为，热氧化制备的二氧化硅层比化学气相淀积制备的二氧化硅层质量好得多（1分），而化学气相淀积的效率较高（1分），栅氧和场氧属于器件的组成部分，其质量直接影响着器件的性能（1分），故采用热氧化制备；而布线氧化层介质是各金属连线之间的隔离部分，对其质量要求没有那么高（1分），故采用效率较高的化学气相淀积的方法制备。
五、刻蚀技术主要有湿法刻蚀技术（1分）和干法刻蚀技术（1分）两种。
湿法刻蚀的优点是选择性好、重复性好、生产效率高、设备简单、成本低（1分）；主要缺点是钻蚀严重，对图形的控制性差（1分）。
干法刻蚀的优点是各向异性度较好、可以高保真转移光刻图形（1分）；主要缺点是效率比湿法刻蚀低、且设备复杂、成本较高（1分）。
六、门阵列设计方法（1分）、标准单元设计方法（1分）、积木块设计方法（1分）和可编程逻辑电路设计方法（1分）。
微电子工艺学A智慧树知到课后章节答案2023年下上海大学
微电子工艺学A智慧树知到课后章节答案2023年下上海大学上海大学第一章测试1.世界上第一个集成电路制造所用的衬底是（）。
A:多晶硅B:硅单晶C:金衬底D:锗单晶答案:锗单晶2.麒麟980芯片采用的工艺水平是（）。
A:10 nmB:5 nmC:7 nmD:9 nm答案:7 nm3.发明集成电路的公司有（）。
A:英特尔B:英伟达C:仙童半导体D:德州仪器答案:仙童半导体;德州仪器4.微电子产业的特点有( )。
A:商品寿命短B:制造环境要求高C:对材料及产品可靠性要求高D:技术含量高，人才需要大答案:商品寿命短;制造环境要求高;对材料及产品可靠性要求高;技术含量高，人才需要大5.摩尔定律会一直发展下去。
（）A:对 B:错答案:错6.集成电路制造所需的单晶硅纯度在11－12个9。
（）A:错 B:对答案:对第二章测试1.如下选项那个不是离子注入工艺过程中，减少沟道效应的措施（）。
A:增加注入剂量B:表面预非晶化C:表面用掩膜D:增加注入能量答案:增加注入能量2.下列哪个杂质允许在硅中存在的？( )A:NaB:CC:OD:Cu答案:Cu3.硅的四种掺杂方式有以下几种？（）A:离子注入B:原位掺杂C:扩散掺杂法D:中子嬗变掺杂答案:离子注入;原位掺杂;扩散掺杂法;中子嬗变掺杂4.金刚石结构的立方晶胞空间利用率为34%。
（）A:错 B:对答案:错5.硅的解理面为（110）面。
（）A:对 B:错答案:错第三章测试1.金刚石结构的立方晶胞空间利用率为74%。
（）A:错 B:对答案:对2.硅烷法制备高纯硅的步骤不包括哪一项？（）A:精馏B:硅烷热分解C:固体吸附法D:制备硅烷答案:精馏3.目前制备SOI 材料的主流技术有几种？（）A:智能剥离法B:键合再减薄技术C:注氧隔离法答案:智能剥离法;键合再减薄技术;注氧隔离法4.物理提纯法制备多晶硅过程中，硅参加了化学反应。
（）A:错 B:对答案:对第四章测试1.如下哪个选项不是半导体器件制备过程中的主要污染物？( )A:金属离子B:化学物质C:融解的氧气D:细菌答案:融解的氧气2.下面哪个选项不是集成电路工艺用化学气体质量的指标？（）A:微粒B:纯度C:浓度D:金属离答案:浓度3.美国联邦标准209E按一立方英尺中存在的颗粒大小和密度定义空气净化标准。
2012级微电子工艺学试卷(A卷)参考答案
华中科技大学光学与电子信息学院考试试卷(A卷)2014～2015学年度第一学期课程名称：微电子工艺学考试年级：2012级考试时间：2015 年1 月28 日考试方式：开卷学生姓名学号专业班级一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”(本大题共10小题，每小题2分，共20分)1、随着器件特征尺寸不断缩小、电路性能不断完善、集成度不断提高，互连线所占面积已成为决定芯片面积的主要因素，互连线导致的延迟已可与器件门延迟相比较，单层金属互连逐渐被多层金属互连取代。
(√)2、采用区熔法进行硅单晶生长时，利用分凝现象将物料局部熔化形成狭窄的熔区，并令其沿锭长从一端缓慢地移动到另一端，重复多次使杂质被集中在尾部或头部，使中部材料被提纯。
区熔法一次提纯的效果比直拉法好，可以制备更高纯度的单晶。
(×)3、缺陷的存在对微电子器件利弊各半：在有源区不希望有二维和三维缺陷，而在非有源区的缺陷能够吸引杂质聚集，使邻近有源区内杂质减少，是有好处的。
(√)4、光刻胶的灵敏度是指完成曝光所需最小曝光剂量(mJ/cm2)，由曝光效率决定(通常负胶比正胶有更高曝光效率) 。
灵敏度大的光刻胶曝光时间较短，但曝光效果较差。
(×)5、无论对于PMOS还是NMOS器件，要得到良好受控的阈值电压，需要控制氧化层厚度、沟道掺杂浓度、金属半导体功函数以及氧化层电荷。
(√)6、半导体掺杂中掺入的杂质必须是电活性的，能提供所需的载流子，使许多微结构和器件得以实现。
掺杂的最高极限由杂质固溶度决定，最低极限由硅晶格生长的杂质决定。
(√)7、离子注入过程是一个平衡过程，带有一定能量的入射离子在靶材内同靶原子核及其核外电子碰撞，逐步损失能量，最后停下来。
(×)8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的剂量。
(√)9、等离子体刻蚀的优点是刻蚀速率较高、刻蚀选择性较好和刻蚀损伤较低，缺点是存在各向异性倾向。
2009级微电子工艺学试卷A卷参考答案
华中科技大学2011—2012学年第二学期 电子科学与技术专业《微电子工艺学》试卷A(开卷)一、判断下列说法的正误,正确的在后面括号中划“√”,错误的在后面括号中划“×”(本大题共10小题,每小题1分,共10分)1、单晶生长实际上就是液固两相的转化,实现条件就是在两相界面附近存在浓度梯度。
( × )2、如果光刻胶的CMTF 小于实际光刻图形的MTF,则光刻图形上的最小尺寸线条可能被分辨。
反之,不能被分辨。
(√ )3、热氧化过程中,硅内靠近Si-SiO 2 界面的杂质将在界面两边的硅与二氧化硅中形成再分布。
对于k <1、二氧化硅中的慢扩散杂质,再分布之后靠近界面处二氧化硅中的杂质浓度比硅中高,硅表面附近浓度下降。
( √ )4、研究表明,杂质在半导体晶体中的扩散虽然比较复杂,但可以归纳为几种典型的形式,如填隙式与替位式扩散,其中替位式扩散的速度较快。
( × )5、离子注入掺杂时,降低离子能量就是形成浅结的重要方法。
但在低能情况下,沟道效应很明显,可能使结深增加一倍,且离子束稳定性降低。
( √ )6、氮化硅(Si 3N 4)薄膜介电常数约 6~9,不能作为层间绝缘层,否则将造成较大寄生电容,降低电路速度。
但它对杂质扩散有极强掩蔽能力,可以作为器件最终钝化层与机械保护层以及硅选择性氧化的掩模。
( √ )7、自掺杂效应就是气相外延过程中的无意识掺杂效应,采取适当措施可以完全避免,例如降低由衬底蒸发的杂质量以及避免使蒸发出的杂质重新进入外延层。
( × )8、溅射仅就是离子对物体表面轰击时可能发生的四种物理过程之一,其中每种物理过程发生的几率取决于入射离子的剂量。
( × )9、等离子体刻蚀与溅射刻蚀并无明显界限,化学反应与物理作用都可能发生,具体刻蚀模式取决于系统压力、温度、气流、功率及相关可控参数。
( √ )10、MOS 器件之间就是自隔离的(self-isolated),可大大提高集成度。
微电子工艺作业参考答案(第1(第10次))-
微电子工艺作业参考答案(第1（第10次)）-微电子工艺操作参考答案第一次操作(全体参与)1，微电子在人类社会中的作用简述a:自20世纪40年代晶体管诞生以来，微电子技术发展极为迅速，现已进入大规模集成电路和系统集成时代，成为整个信息时代的标志和基础。
毫不夸张地说，如果没有微电子技术，今天就不会有信息社会。
纵观人类社会发展的文明史，生产方式的所有重大变化都是由新的科学发明引起的。
科学技术作为第一生产力，推动着社会的发展。
1774年，英国格拉斯哥大学的修理工瓦特发明了蒸汽机，这引发了第一次工业革命，产生了现代纺织和机械制造业，把人类带入了一个机器被用来扩展和发展人类体力劳动的时代。
1866年，德国科学家西门子发明了发电机，引发了以电气化工业为代表的第二次技术革命。
目前，我们正在经历一场新的技术革命。
虽然第三次技术革命包括新材料、新能源、生物工程、海洋工程、航天工程和电子信息技术等。
，以微电子学为核心的电子信息技术仍然是影响最大、渗透力最强和最具代表性的新技术革命。
信息是客观事物状态和运动特征的共同表现，是仅次于物质和能量的第三大资源，是人类物质文明和精神文明赖以发展的三大支柱之一。
当前，世界正处于一场跨越时空的新信息技术革命之中。
它将对社会经济、政治和文化产生比人类历史上任何其他技术革命更大的影响。
它将改变我们人类生产、生活、工作和治理国家的方式。
实现社会信息化的关键是各种计算机和通信设备，但其基础是半导体和微电子技术。
1946年，世界上第一台电子计算机ENIAC诞生于宾夕法尼亚大学摩尔学院，运行速度仅为每秒5000次，存储容量仅为1000位，平均稳定运行时间仅为7分钟。
当时，专家认为世界上只有四个ENIAC单元就足够了。
然而，仅仅半个多世纪后，现在世界上有数亿台计算机。
微电子学是这一巨大变化的技术基础。
现在，电子信息产业已经成为世界上最大的产业毫无疑问，21世纪将是信息化的世纪。
微电子产业在国民经济中的战略地位首先体现在现代食物链的关系上。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
华中科技大学2010—2011学年第二学期 电子科学与技术专业《微电子工艺学》试卷（A 卷）一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”（本大题共12小题，每小题2分，共24分）1、用来制造MOS 器件最常用的是（100）面的硅片，这是因为（100）面的表面状态更有利于控制MOS 器件开态和关态所要求的阈值电压。
（√）2、在热氧化过程的初始阶段，二氧化硅的生长速率由氧化剂通过二氧化硅层的扩散速率决定，处于线性氧化阶段。
（ × ）3、在一个化学气相淀积工艺中，如果淀积速率是反应速率控制的，则为了显著增大淀积速率，应该增大反应气体流量。
（ × ）4、LPCVD 紧随PECVD 的发展而发展。
由660℃降为450℃，采用增强的等离子体，增加淀积能量，即低压和低温。
（×）5、蒸发最大的缺点是不能产生均匀的台阶覆盖，但是可以比较容易的调整淀积合金的组分。
（×）6、化学机械抛光(CMP)带来的一个显著的质量问题是表面微擦痕。
小而难以发现的微擦痕导致淀积的金属中存在隐藏区，可能引起同一层金属之间的断路。
（√）7、曝光波长的缩短可以使光刻分辨率线性提高，但同时会使焦深线性减小。
如果增大投影物镜的数值孔径，那么在提高光刻分辨率的同时，投影物镜的焦深也会急剧减小，因此在分辨率和焦深之间必须折衷。
（ √ ）8、外延生长过程中杂质的对流扩散效应，特别是高浓度一侧向异侧端的扩散，不仅使界面附近浓度分布偏离了理想情况下的突变分布而形成缓变，且只有在离界面稍远处才保持理想状态下的均匀分布，使外延层有效厚度变窄。
（ × ）9、在各向同性刻蚀时，薄膜的厚度应该大致大于或等于所要求分辨率的三分之一。
如果图形所要求的分辨率远小于薄膜厚度，则必须采用各向异性刻蚀。
（ × ）10、热扩散中的横向扩散通常是纵向结深的75%~85%。
先进的MOS 电路不希望发生横向扩散，因为它会导致沟道长度的减小，影响器件的集成度和性能。
（√）11、离子注入能够重复控制杂质的浓度和深度，因而在几乎所有应用中都优于扩散。
（ ×） 12、侧墙用来环绕多晶硅栅，防止更大剂量的源漏注入过于接近沟道以致可能发生源漏穿通。
（√） 二、选择填空。
(本大题共8小题，每小题2分，共16分。
在每小题给出的四个选项中，有的只有一个选项正确，有的有多个选项正确，全部选对得2分，选对但不全的得1分，有选错的得0分)1、微电子器件对加工环境的空气洁净度有着严格的要求。
我国洁净室及洁净区空气中悬浮粒子洁净度标准GB50073-2001中，100级的含义是：每立方米空气中大于等于0.1 m 的悬浮粒子的最大允许个数为（ B ）A 、35；B 、100；C 、102；D 、237。
2、采用二氧化硅薄膜作为栅极氧化层，是利用其具有的（ A 、D ）A 、高电阻率；B 、高化学稳定性；C 、低介电常数；D 、高介电强度。
3、如果淀积的膜在台阶上过度地变薄，就容易导致高的膜应力、电短路或者在器件中产生不希望的（A ）。
A. 诱生电荷B. 鸟嘴效应C. 陷阱电荷D. 可移动电荷 4、浸入式光刻技术可以使193 nm 光刻工艺的最小线宽减小到45 nm 以下。
它通过采用折射率高的一︑密封线内不准答题︒二︑姓名︑学号不许涂改︐否则试卷无效︒三︑考生在答题前应先将姓名︑学号︑年级和班级填写在指定的方框内︒四︑试卷印刷不清楚︒可举手向监考教师询问︒注意液体代替透镜组件间的空气，达到（D）的目的。
A、增大光源波长；B、减小光源波长；C、减小光学系统数值孔径；D、增大光学系统数值孔径。
5、刻蚀是用化学方法或物理方法有选择地从硅片表面去除不需要材料的工艺过程，其基本目标是（B）。
A. 有选择地形成被刻蚀图形的侧壁形状B. 在涂胶的硅片上正确地复制掩膜图形C. 变成刻蚀介质以形成一个凹槽D. 在大于3微米的情况下，混合发生化学作用与物理作用6、杂质在硅晶体中的扩散机制主要有两种，分别是间隙式扩散机制和替代式扩散机制。
杂质只有在成为硅晶格结构的一部分，即（A），才有助于形成半导体硅。
A. 激活杂质后B. 一种物质在另一种物质中的运动C. 预淀积D. 高温多步退火7、离子注入过程是一个非平衡过程，高能离子进入靶后不断与原子核及其核外电子碰撞，逐步损失能量，最后停下来。
停下来的位置是随机的，大部分不在晶格上，因而没有（A）。
A. 电活性B. 晶格损伤C. 横向效应D. 沟道效应8、对于CMOS晶体管，要得到良好受控的阈值电压，需要控制（A、B、C、D ）等工艺参数。
A、氧化层厚度；B、沟道中掺杂浓度；C、金属半导体功函数；D、氧化层电荷。
三、简明回答下3小题，第1、2小题各9分，第3小题12分，共30分）、依照右图，对硅片制造厂的六个分区分别做一个简短的描述，要求写出分区的主要功能、主要（1）扩散区。
扩散区一般认为是进行高温工艺及薄膜淀积的区域。
主要设备：高温扩散炉：℃，能完成氧化、扩散、淀积、退火以及合金等多种工艺流程。
湿法清洗设备。
（2）光刻。
/显影设备，步进光（3）刻蚀。
用化学或物理方法有选择地从硅片表面去除不需要材料，在硅片上没有光刻胶保。
（4）离。
（5）薄膜生CVD工具、PVD工具、SOG（spin-on-glass）系统、RTP。
（6）抛光。
化学机械平坦化是一种表面全局平坦化技术，通过化学反应和wafer scrubber），清洗装置，测量装置。
（各1.5分）、右图为铝金属化与铜金属化工艺的（a）铝金属化工艺/平坦化b）铜金属化工艺/平坦化/化学镀）CMP），去除、识别右图所示工艺，写出每一︑密封线内不准答题︒二︑姓名︑学号不许涂改︐否则试卷无效︒三︑考生在答题前应先将姓名︑学号︑年级和班级填写在指定的方框内︒四︑试卷印刷不清楚︒可举手向监考教师询问︒注意1 气相成底膜：清洗、脱水，脱水烘焙后立即用HMDS 进行成膜处理，起到粘附促进剂的作用。
2 采用旋转涂胶的方法涂上液相光刻胶材料。
3 软烘：其目的是除去光刻胶中的溶剂。
4 对准和曝光：掩模板与涂了胶的硅片上的正确位置对准。
然后将掩模板和硅片曝光。
5 曝光后烘焙：深紫外（DUV ）光刻胶在100-110℃的热板上进行曝光后烘焙。
6 显影：是在硅片表面光刻胶中产生图形的关键步骤。
7 坚膜烘焙：要求会发掉存留的光刻胶溶剂，提高光刻胶对硅片表面的粘附性。
8 显影后检查：目的是找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求。
（各1.5分）四、计算题（本大题共3小题，第1小题6分，第2小题9分，第3小题15分，共30分）1、假设某项化学气相淀积工艺受反应速率控制，在700 ℃和800 ℃时的淀积速率分别为500 Å/min 和2000Å/min ，请计算在900℃下的淀积速率是多少？实际测量发现900℃下淀积速率远低于计算值，说明什么？怎样证明？（化学气相淀积的反应速率常数[]0exp /s a k k E kT =-，k ＝8.614×10-5eV/K ）解：如果淀积工艺受反应速率控制，则反应速率R ∝反应速率常数k s ，于是有：从而得到： ，解出：R 900＝6313Å/min 如果实际淀积速率远低于计算得到的淀积速率，则很有可能在900℃下，淀积过程已经不是反应速率控制，而是由质量输运控制。
证明方法：在900℃下，改变反应气体的流量，如果淀积速率有明显的改变，则证明淀积速率由质量输运控制。
2、最初只知道一个特殊的硅器件掺杂是用离子注入方法制备的，后经过测量得知: 表面杂质浓度为4×1013cm －3，峰值在1800Å深处，峰值浓度为5×1017cm －3。
假定离子注入服从对称高斯分布，你能估计出它的注入剂量是多少吗？ 解：51800A 1.810p R cm -==⨯ （2分）22max 22 exp 22p p s p p R R C C σσ⎛⎫⎛⎫--== ⎪ ⎪⎪ ⎪⎝⎭⎝⎭（2分）22max 2ln ppp s R R C C σσ=⇒=⎛⎫ ⎪⎝⎭（2分）-517max max12122100.577 1.8510 5.210p R S C cm -===⨯=⨯⨯⨯=⨯（3分）3、证明对于长时间氧化过程，SiO 2生长厚度与时间的关系2()ox ox t At B t τ+=+可以简写成：2ox t Bt ≈；对于短时间氧化过程，则可以表示为()ox Bt t Aτ≈+ 某些工艺需要厚度为1000Å的栅氧化层，如果在1000°C 下进行干氧氧化且没有初始氧化层，氧化需进行多长时间？如果在相同条件下分两步生长氧化层，每次生长厚度为500Å，计算每步氧化所需时间。
(已知1000°C 下干氧氧化速率常数 A=0.165µm ，B=0.0117 µm 2/h)(14分) 解： 证明： t ox 2 + A t ox = B )(τ+t22()()24ox A A t B t τ+-=+22() ()24ox A A t B t B τ⎡⎤+=++⎢⎥⎣⎦（3分）当 t >>τ, t >> BA 42,所以, t ox 2 = B t （2分） 同样当 t <<τ, t << BA 42,那么， t ox =)(τ+t AB（2分） 80090090070070020001111exp (), exp ()50010739735001173973a a R ER R E R k R k ⎡⎤⎡⎤==--==--⎢⎥⎢⎥⎣⎦⎣⎦90011ln 500117397311ln 41073973R -=-根据硅氧化公式： 其中：因为初始氧化层厚度为0Å，要生长1000Å的氧化层，所以有：τ=0，22+0.1650.0110.10.1==2.37h ox ox t At t B ⨯+=（2分） 如果先长500Å的氧化层，则有：22+0.1650.050.05==0.92h 0.0117ox ox t At t B ⨯+= （2分）相同条件下继续生长500Å的氧化层，则有：0220+0.10.050.05650.01=92h 1=0.7t At B τ⨯+= （2分）则第二步所需时间为：22+0.160.10.150.0-=-0.92=1.3871h 1ox ox t At t B τ⨯+= （2分）2()ox ox t At B t τ+=+120112()2s ggo A D k h DHP B N t At Bτ=+=+=。