数字电子技术模拟试题答案
《数字电子技术》模拟试题及答案6页word
《数字电子技术》模拟试题一、填空题（每题2分，共20分）1、十六进制数97，对应的十进制数为 151。
2、“至少有一个输入为0时，输出为 0 ”描述的是与运算的规则。
3、 4 变量逻辑函数有16个最小项。
4、基本逻辑运算有: 与 、 或 和 非 运算。
5、两二进制数相加时，不考虑低位的进位信号是 半 加器。
6、TTL 器件输入脚悬空相当于输入 高 电平。
7、RAM 的三组信号线包括： 数据 线、地址线和控制线。
8、采用四位比较器对两个四位数比较时，先比较 最高 位。
二、单项选择题（每个3分，共15分） 1、图1的国标逻辑符号中 B 是异或门。
图12、下列逻辑函数表达式中可能存在竞争冒险的是 C 。
A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++=3、下面逻辑式中，不正确的是_ A___。
A.C B A ABC ⋅⋅=B. A AB A +=C. ()A A B A +=D. AB BA =4、时序逻辑电路中必须有___B___。
A. 输入逻辑变量 B. 时钟信号C. 计数器D. 编码器5、有S1，S2两个状态，条件 B 可以确定S1和S2不等价。
A. 输出相同B. 输出不同C. 次态相同D. 次态不同三、简答题（共10分）1、证明：B A B A A +=+（4分）解：B A B A B A A A +=+⋅=+⋅+）（）（）左边＝（1 2、某逻辑函数的真值表如表1所示，画出卡诺图。
（6分） 表1 某逻辑函数的真值表A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 X 1 0 0 X 1 0 1 0 1 1 0 1 111X四、分析题（20分）图2分析图2所示电路的逻辑功能。
1）列出其时钟方程：（2分） CP1＝CP ↑；CP0＝CP ↑。
2）列出其驱动方程：（4分）ZJ1＝Q0；K1＝ 1 ；J0＝1Q ；K0＝11Q X Q X +⋅或。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = (011110.01 ) 2 = (1e ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：高平、地平和高阻。
4 . 主从型JK触发器的特性方程= jq `+k~q。
5 . 用4个触发器可以存储4位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为16条、数据线为8条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（c）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（d）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（d）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（c）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（d）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（8）个数据信号输出。
数字电子技术测试试卷与答案精选全文完整版
可编辑修改精选全文完整版附录D 模拟试卷及参考答案D.1 模拟试卷一、填空（共10小题，每空2分，共40分）1、(8C.4)16 = （ ）10 =（ ）8=（ ）2421BCD 。
2、将160个字符用二进制编码，至少需要（ ）位二进制码。
3、已知F =A(B +C)+A +C ，则其对偶式为（ ）；其反函数为（ ）。
（直接用对偶规则和反演规则）。
4、已知TTL 与非门参数V CC =+5V ，U OH =3.6V ，U OL =0.4V ，U OFF =1.1V ，U ON =1.4V ，高电平输入时的抗干扰容限U NH 为（ ）。
5、连续异或1999个“1”的结果是（ ）。
6、如图D.1所示电路的输出函数F 为（ ）。
（化成最简“与或”式）F图D.1 题一（6）图7、图D.2为三态非门构成的电路，试根据输入条件填写表中的F 栏。
图D.2 题一（7）图表D.1题一（7）真值表D 1EN 1D 2EN 2F8、设计模值为61的自然二进制码计数器、十进制计数器和余3 BCD码计数器分别需要（）级、（）级和（）级触发器。
一个五位二进制加法计数器，由00000状态开始，问经过109个输入脉冲后，此计数器的状态为（）。
9、用（）片1024×4位的RAM可组成8K×8位的RAM，需要增加（）条地址线、（）条数据线。
10、在10位的倒T型电阻网络D/A转换器中，若U REF = ─10V，该D/A转换器能分辨的最小输出电压U LSB=（）mV。
二、选择题（共10小题，每小题2分，共20分）1、有符号位二进制数的补码为（10011），则对应的十进制数为（）。
A、-29B、+13C、-13D、-32、下列说法正确的是（）。
A、n个变量所构成的全部最小项之和恒等于0B、n个变量所构成的全部最大项之和恒等于0C、n个变量所构成的全部最小项之积恒等于1D、n个变量所构成的全部最大项之积恒等于03、下列说法正确的是（）。
数字电子技术-模拟题
《数字电子技术》模拟题一,选择题1.下列选项中,叙述不正确的是().A.接入滤波电容引入是消除竞争冒险的方法之一.B.引入选通脉冲不能消除竞争冒险.C.修改逻辑设计,增加冗余项是常用的消除竞争冒险的方法.D.化简电路,减少逻辑器件数目,不能消除竞争冒险.[答案]:B2.下列选项中,叙述不正确的是().A.任意两个不同的最小项之积,值恒为0.B.RAM的特点是一旦停电,所存储的内容不会丢失.C.在逻辑代数中,常用的逻辑运算是与非,或非,与或非,异或等.D.单向导电特性是半导体二极管最显著的特点.[答案]:B3.要产生10个顺序脉冲,若用四位双向移位寄存器CT74LS194来实现,需()片.A.3B.4C.5D.10[答案]:A4.余3码10001000对应的2421码为().A.1010101B.10000101C.10111011D.11101011[答案]:C5.8位移位寄存器,串行输入时经()个脉冲后,8位数码全部移入寄存器中.A.1B.2C.4D.8[答案]:D6.A+BC=().A.A+BB.A+CC.(A+B)(A+C)D.B+C[答案]:C7.EEPROM是指().A.随机读写存储器B.一次编程的只读存储器C.可擦可编程只读存储器D.电可擦可编程只读存储器[答案]:D8.下列说法正确的是()A.JK之间有约束B.主从JK触发器的特性方程是CP上升沿有效.C.主从JK触发器没有空翻现象D.JK之间没有约束[答案]:C9.要使JK触发器在时钟作用下的次态与现态相反,JK端取值应为().A.JK=00B.JK=01C.JK=10D.JK=11[答案]:D10.n位触发器构成的扭环形计数器,其无关状态数有()个.A.2n-nB.2n-2nC.2nD.2n-1[答案]:B11.N个触发器可以构成能寄存()位二进制数码的寄存器.A.NB.N+1C.N-1D.2N[答案]:A12.OC门在使用时须在()之间接一个电阻.A.输出与地B.输出与电源C.输出与输入D.输入与电源[答案]:B13.当用专用输出结构的PAL设计时序逻辑电路时,必须还要具备有().A.触发器C.MOS管D.电容[答案]:A14.欲将容量为128×8的RAM扩展为1024×8,则需要控制各片选端的辅助译码器的输出端数为().A.1B.2C.3D.8[答案]:D15.若在编码器中有50个编码对象,则要求输出二进制代码位数为()位.A.5B.6C.10D.50[答案]:B16.存储8位二进制信息要()个触发器.A.4B.8C.2D.16[答案]:B17.触发器有两个稳态,存储8位二进制信息要()个触发器.A.2B.8C.16D.32[答案]:B18.随机存取存储器RAM中的内容,当电源断掉后又接通,存储器中的内容().A.不确定B.保持不变C.全部为0D.全部改变[答案]:A19.只读存储器ROM在运行时具有()功能.A.读/无写B.读写D.无读/无写[答案]:A20.随机存取存储器具有()功能.A.读/写B.无读/写C.只读D.只写[答案]:A21.求一个逻辑函数F的对偶式,不可将F中的().A.”·”换成”+”,”+”换成”·”B.原变量换成反变量,反变量换成原变量C.变量不变D.常数中”0”换成”1”,”1”换成”0”[答案]:B22.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用()级触发器.A.2B.3C.4D.8[答案]:B23.对于四位二进制译码器,其相应的输出端共有().A.4个B.16个C.8个D.10个[答案]:B24.函数F(A,B,C)=AB+BC+AC的最小项表达式为().A.(A,B,C)=∑m(3,5,6,7)B.F(A,B,C)=∑m(0,2,3,4C.F(A,B,C)=∑m(0,2,4)D.F(A,B,C)=∑m(2,4,6,7)[答案]:C25.在何种输入情况下,”或非”运算的结果是逻辑1.()A.全部输入是0B.全部输入是1C.任一输入为0,其他输入为1D.任一输入为1[答案]:A26.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器.A.9B.20C.4D.5[答案]:B27.一个容量为512×1的静态RAM具有().A.地址线9根,数据线1根B.地址线1根,数据线9根C.地址线512根,数据线9根D.地址线9根,数据线512根[答案]:A28.以下参数不是矩形脉冲信号的参数().A.周期B.占空比C.脉宽D.扫描期[答案]:D29.相同为”0”不同为”1”它的逻辑关系是().A.异或逻辑B.与逻辑C.或逻辑D.同或逻辑[答案]:A30.下列四种类型的逻辑门中,可以用()实现三种基本运算.A.与门B.或门C.非门D.与非门[答案]:D31.下列说法正确的是()A.多谐振荡器有两个稳态B.多谐振荡器有三个稳态C.多谐振荡器有一个稳态和一个暂稳态D.多谐振荡器有两个暂稳态[答案]:D32.555定时器的阈值为().A.1/3VCCB.2/3VCCC.1/3VCC和2/3VCCD.1/3VCC和VCC[答案]:C33.555定时器构成施密特触发器时,其回差电压为().A.VCCB.1/2VCCC.2/3VCCD.1/3VCC[答案]:D34.十进制数25用8421BCD码表示为().A.10101B.00100101C.100101D.10101[答案]:B35.余3码01111001对应的8421BCD码为:()A.1000110B.111001C.1100110D.10011100[答案]:A36.常用的BCD码有().A.奇偶校验码B.格雷码C.ASCII码D.余三码[答案]:D37.要构成容量为4K×8的RAM,需要()片容量为256×4的RAM.A.2B.4C.8D.32[答案]:D38.由n个变量构成的最大项,有()种取值组合使其值为1.A.nB.2nC.2nD.2n-1[答案]:D39.当逻辑函数有n个变量时,共有()个变量取值组合?A.nB.2nC.n2D.2n[答案]:D40.某RAM有8位数据线,13位地址线,则其存储容量为().A.4KBB.8KBC.16KBD.64KB[答案]:B41.以下表达式中符合逻辑运算法则的是().A.C·C=C2B.1+1=10C.0<1D.A+1=1[答案]:D42.为了实现某种逻辑运算关系,其实现方法有多种多样,其中历史上曾经用到的有以下几种方式,但实现的空间密度最小,能耗最低,能得到普及应用的实现方式是().A.机械式B.电磁式C.分立元件式D.集成电路[答案]:D43.若要设计一个脉冲序列为1101001110的序列脉冲发生器,应选用()个触发器.A.2B.3C.4D.10[答案]:C44.下列门电路属于双极型的是().A.OC门C.NMOSD.CMOS[答案]:A45.设计一个模10计数器需要()个触发器.A.3B.4C.6D.10[答案]:B46.某台计算机的内存储器设置有32位的地址线,16位并行数据输入/输出端,试计算它的最大存储量是:()A.32GB.64GC.128GD.16G[答案]:B47.设计一个四位二进制码的奇偶位发生器(假定采用偶检验码),需要()个异或门.A.2B.3C.4D.5[答案]:B48.下列属于有权码的是().A.2421码B.余3循环码C.格雷码D.ASCⅡ码[答案]:A49.下列逻辑门中,()可以实现三种基本运算.A.与门B.或门C.非门D.与或非门[答案]:D50.当用异步I/O输出结构的PAL设计逻辑电路时,它们相当于().A.组合逻辑电路B.时序逻辑电路D.数模转换器[答案]:A51.一位十六进制数可以用()位二进制数来表示.A.1B.2C.4D.16[答案]:C52.有一个4位的D/A转换器,设它的满刻度输出电压为10V,当输入数字量为1101时,输出电压为().A.4VB.8.125VC.6.25VD.9.375V[答案]:B53.下列各门电路中,()的输出端可直接相连,实现线与.A.一般TTL与非门B..集电极开路TTL与非门C..一般CMOS与非门D.一般TTL或非门[答案]:B54.实现两个四位二进制数相乘的组合电路,应有()个输出函数.A.8B.9C.10D.11[答案]:A55.函数F=AB+BC,使F=1的输入ABC组合为()A.ABC=110B.ABC=101C.ABC=010D.ABC=000[答案]:A56.十六路数据选择器的地址输入(选择控制)端有()个.A.16B.2C.4D.8[答案]:C57.下列不属于数字逻辑函数的表示方法的是().A.真值表B.占空比C.逻辑表达式D.逻辑图[答案]:B58.下面几种逻辑门中,可以用作双向开关的是().A.CMOS传输门B.OD门C.异或门D.三态门[答案]:A59.四个触发器组成的环行计数器最多有()个有效状态A.4B.16C.8D.6[答案]:B60.一只四输入端或非门,使其输出为1的输入变量取值组合有()种.A.8B.15C.7D.1[答案]:B61.以下各电路中,()可以完成延时功能.A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器[答案]:B62.表示任意两位无符号十进制数需要()二进制数.A.6B.7C.8D.9[答案]:B63.在一个8位的存储单元中,能够存储的最大无符号整数是().A.(256)10B.(127)10C.(128)10D.(255)10[答案]:D64.五个D触发器构成环形计数器,其计数长度为().A.5B.10C.15D.20[答案]:A65.利用异步清零端构成N进制加法计数器,则应将()所对应的状态译码后驱动清零控制端.A.NB.N-1C.N+1D.0[答案]:A66.电平异步时序逻辑电路不允许两个或两个以上输入信号().A.同时为0B.同时为1C.同时改变D.同时作用[答案]:C67.4线-16线译码器有()输出信号.A.1B.4C.8D.16[答案]:D68.8线—3线优先编码器的输入为I0—I7,当优先级别最高的I7有效时,其输出的值是().A.111B.10C.0D.101[答案]:C69.在何种输入情况下,”与非”运算的结果是逻辑0.()A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1[答案]:D70.补码1.1000的真值是().A.1.0111B.-1.0111C.-0.1001D.-0.1000[答案]:D71.下列选项中,()不是单稳态触发器的特点.A.有一个稳定状态,有两个暂稳状态.B.暂稳状态维持一段时间后,将自动返回稳定状态.C.暂稳状态时间的长短与触发脉冲无关,仅决定于电路本身的参数.D.在外来触发脉冲的作用下,能够由稳定状态翻转到暂稳状态. [答案]:A72.多谐振荡器可产生().A.正弦波B.矩形脉冲C.三角波D.锯齿波[答案]:B73.多谐振荡器有().A.两个稳定状态B.一个稳定状态,一个暂稳态C.两个暂稳态D.记忆二进制数的功能[答案]:C74.多谐振荡器与单稳态触发器的区别之一是().A..前者有2个稳态,后者只有1个稳态B..前者没有稳态,后者有2个稳态C.前者没有稳态,后者只有1个稳态D.两者均只有1个稳态,但后者的稳态需要一定的外界信号维持[答案]:C75.一个触发器可记录一位二进制代码,它有()个稳态.A.0B.2C.1D.4[答案]:B76.卡诺图上变量的取值顺序是采用()的形式,以便能够用几何上的相邻关系表示逻辑上的相邻.A.二进制码B.循环码C.ASCII码D.十进制码[答案]:B77.标准或-与式是由()构成的逻辑表达式.A.与项相或B.最小项相或C.最大项相与D.或项相与[答案]:B78.逻辑函数的表示方法中具有唯一性的是().A.真值表B.表达式C.逻辑图D.状态图[答案]:A79.用卡诺图化简包含无关条件的逻辑函数时,对无关最小项().A.不应考虑B.令函数值为1C.令函数值为0D.根据化简的需要令函数值为0或者1[答案]:D80.时序逻辑电路的一般结构由组合电路与()组成.A.全加器B.存储电路C.译码器D.选择器[答案]:B二,判断题1.”0”的补码只有一种形式.[答案]:T2.构成一个7进制计数器需要3个触发器[答案]:T3.8421码1001比0001大.[答案]:T4.A/D转换器的功能是将数字量转换成模拟量.[答案]:F5.A+AB=A+B[答案]:F6.CMOS与非门的未用输入端应连在高电平上.[答案]:T7.D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能.[答案]:F8.Mealy型时序电路:电路输出是输入变量与触发器状态的函数.[答案]:T9.输出与输入有直接的关系,输出方程中含输入变量的是Moore型时序电路.[答案]:F10.在同步时序电路的设计中,若最简状态表中的状态数为2N,而又是用N级触发器来实现其电路,则不需检查电路的自启动性.[答案]:T11.利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态.[答案]:T12.PAL的每个与项都一定是最小项.[答案]:F13.PAL和GAL都是与阵列可编程,或阵列固定.[答案]:T14.PROM不仅可以读,也可以写(编程),则它的功能与RAM相同.[答案]:F15.PROM的或阵列(存储矩阵)是可编程阵列.[答案]:T16.ROM的每个与项(地址译码器的输出)都一定是最小项.[答案]:T17.ROM和RAM中存入的信息在电源断掉后都不会丢失.[答案]:F18.RS触发器的输出状态QN+1与原输出状态QN无关.[答案]:F19.八进制数(8)8比十进制数(8)10小.[答案]:F20.Moore型时序电路:电路输出仅仅是触发器状态的函数.[答案]:T21.RAM由若干位存储单元组成,每个存储单元可存放一位二进制信息. [答案]:T22.电平异步时序逻辑电路反馈回路之间的竞争可能导致错误的状态转移. [答案]:T23.在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号. [答案]:T24.反码和补码均可实现将减法运算转化为加法运算.[答案]:F25.环形计数器如果不作自启动修改,则总有孤立状态存在.[答案]:T26.用或非门可以实现3种基本的逻辑运算.[答案]:T27.由或非门构成的基本RS触发器输入端RS为10时,次态为1.[答案]:F28.计数器的模是指对输入的计数脉冲的个数.[答案]:F29.计数器的模是指构成计数器的触发器的个数.[答案]:F30.并行加法器采用先行进位(并行进位)的目的是提高运算速度.[答案]:F31.在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程,则它与RAM随机存取存储器的功能相同.[答案]:F32.逻辑变量的取值,1比0大.[答案]:F33.若逻辑方程AB=AC成立,则B=C成立.[答案]:F34.在若干个逻辑关系相同的与-或表达式中,其中包含的与项数最少,且每个与项中变量数最少的表达式,称最小项表达式.[答案]:F35.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等.[答案]:F36.普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件.[答案]:T37.计数器除了能对输入脉冲进行计数,还能作为分频器用.[答案]:T38.脉冲异步时序逻辑电路不允许两个或两个以上的输入端同时出现脉冲.[答案]:T39.计数模为2n的扭环计数器所需的触发器为n个.[答案]:T40.采用奇偶校验电路可以发现代码传送过程中的所有错误.[答案]:F三,问答题1.TTL与非门闲置的输入端能否悬空处理?CMOS与非门呢?[答案]:TTL与非门闲置的输入端一般也不要悬空处理,但当外界干扰较小时,就可以把闲置的输入端悬空处理:而CMOS与非门闲置的输入端是不允许悬空处理的.2.在数字系统中为什么要采用二进制?[答案]:1.可行性采用二进制,只有0和1两个状态,需要表示0,1两种状态的电子器件很多,如开关的接通和断开,晶体管的导通和截止,磁元件的正负剩磁,电位电平的高与低等都可表示0,1两个数码.使用二进制,电子器件具有实现的可行性.2.简易性二进制数的运算法则少,运算简单,使计算机运算器的硬件结构大大简化(十进制的乘法九九口诀表55条公式,而二进制乘法只有4条规则).3.逻辑性由于二进制0和1正好和逻辑代数的假(false)和真(true)相对应,有逻辑代数的理论基础,用二进制表示二值逻辑很自然.3.时序逻辑电路的基本单元是什么?组合逻辑电路的基本单元又是什么?[答案]:时序逻辑电路的基本单元是触发器,组合逻辑电路的基本单元是门电路.4.试述卡诺图化简逻辑函数式的步骤.[答案]:利用卡诺图化简逻辑函数式的步骤:1.根据变量的数目,画出相应方格数的卡诺图;2.根据逻辑函数式,把所有为”1”的项画入卡诺图中;3.用卡诺圈把相邻最小项合并,合并时就遵照卡诺圈最大优化原则;4.根据所圈的卡诺圈,消除圈内全部互非的变量,每一个圈作为一个”与”项,将各”与”项相或,即为化简后的最简与或表达式.5.在时钟脉冲CP＝1期间,触发器的输出随输入发生多次翻转的现象是什么?抑制空翻的最好措施是什么?[答案]:在时钟脉冲CP＝1期间,触发器的输出随输入发生多次翻转的现象称为空翻.抑制空翻的最好措施就是让触发器采取边沿触发方式.6.分析组合逻辑电路目的是什么?有几个步骤?[答案]:分析组合逻辑电路,目的就是清楚该电路的功能.分析步骤一般有以下几个步骤:1.根据已知逻辑电路图写出相应逻辑函数式:2.对写出的逻辑函数式进行化简.如果从最简式中可直接看出电路功能,则以下步骤可省略:3.根据最简逻辑式写出相应电路真值表,由真值表输出,输入关系找出电路的功能:4.指出电路功能.。
数字电子技术试卷和答案
数字电子技术试卷和答案(总59页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术试卷(1)一．填空（16）1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。
2．是8421BCD码，其十进制为861 。
3．逻辑代数的三种基本运算是与，或和非。
4．三态门的工作状态是0 ， 1 ，高阻。
5．描述触发器逻辑功能的方法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。
6．施密特触发器的主要应用是波形的整形。
7．设4位D/A转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。
8．实现A/D转换的主要方法有，，。
二．判断题（10）1．BCD码即8421码（错）2.八位二进制数可以表示256种不同状态。
（对）3．TTL与非门与CMOS与非门的逻辑功能不一样。
（）4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
（对）5．计数器可作分频器。
（对）三．化简逻辑函数（14）1．用公式法化简--+++=ADDCEBDBAY，化为最简与或表达式。
解；D B A Y +=-2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。
四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。
（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。
五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Qn +=-+1，（2）、A Q n =+1六．试用触发器和门电路设计一个同步的五进制计数器。
（15）七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。
(完整版)数字电子技术基础模拟试题及答案完整
四．分析题（24 分）
五．应用题（43 分）
1．请用 74LS138 设计一个三变量的多数表决电路。具体要求如下： （1）输入变量 A、B、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平 74LS138 的逻辑功能及引脚图如下：
三．计算题（8 分） 1、在如图所示电路中，Ucc=5V，UBB=9V，R1=5.1kΩ， R2=15kΩ，Rc=1kΩ，β=40，请计算 UI
分别为 5V，0.3V 时输出 UO 的大小？。
学号
年级、 班
专业
系名
a．“101” b．“100” c．“011” d．“000”
姓名
2．已知一个 8 位权电阻 DAC 系统的参考电源 UREF= -16V，转换比例系数 2RF 为 1。当输 R
姓名
学号
三（本大题 2 小题每小题 4 分共 8 分） 1 结果正确 1 分，步骤正确 3 分，参考结果如下：
UI=5V，UO≈0.3V UI=0.3V，UO≈5V
2 结果正确 1 分，步骤正确 3 分，参考结果如下：UO=3V 四（本大题 2 小题每小题 12 分共 24 分）
1．（1）Y Y2Y3Y4 AABC • B ABC • C ABC（4 分）
1”，LD =0 并保持，请画出在两个 CP↑作用下的状态转换关系？ （2）请用清零法设计一个八进制记数器（可附加必要的门电
路）
学号
年级、 班
（1） 写出电路激励方程、状态方程、输出方程 （2） 画出电路的有效状态图
该电路具有什么逻辑功能并说明能否自启动
数字电子技术试卷及答案五套
数字电子技术试卷一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 B 。
数电期末模拟题及答案
《数字电子技术》模拟题一一、单项选择题（2×10分）1．下列等式成立的是（）A、A⊕1=AB、A⊙0=AC、A+AB=AD、A+AB=B2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（）A、F=∑m(1,3,4,7,12)B、F=∑m(0,4,7,12)C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)的RAM。
、、C、D、．函数F=A C+AB+，无冒险的组合为（）。
B=C=1B、C=0D、B=C=OA、多谐振荡器B、施密特触发器C、双稳态触发器D、单稳态触发器二、判断题（1×10分）（）1、在二进制与十六进制的转换中，有下列关系：（）B=（9DF1）H（）2、8421码和8421BCD码都是四位二进制代码。
（）3、二进制数1001和二进制代码1001都表示十进制数9。
（）4、TTL与非门输入采用多发射极三极管，其目的是提高电路的开关速度。
（）5、OC与非门的输出端可以并联运行，实现“线与”关系，即L=L1+L2（）6、CMOS门电路中输入端悬空作逻辑0使用。
（）7、数字电路中最基本的运算电路是加法器。
（）8、要改变触发器的状态，必须有CP脉冲的配合。
（）9、容量为256×4的存储器，每字4位，共计256字，1024个存储单元。
（）10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。
是否、C，CP，试四→4,试用8选1数据选择器74151和四位同步二进制加法计数器74LS161芯片设计序列信号发生器，序列信号为（左位在先），画出电路连线图。
附74LS161四位同步二进制加法计数器芯片功能表。
《数字电子技术》模拟题二一、单项选择题（2×10分）1．在下列数据中，数值最小的是（）A 、59HB 、130OC 、1010111B8421BCD2．函数的标准与或表达式是（）4D 触发器7,计9．用容量为16K ×8位存储芯片构成容量为64K ×8位的存储系统，需（）片16K ×8位存储芯片,需()根地址线,( )根数据线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电子技术》模拟试题9 答案
一、 填空题（每空 1 分，共15 分）
1、6 3
2、8 256 8
3、4
4、5
5、25＝32 1
6、218 001000011000
7、n 1n D Q =+ n n 1n Q K Q J Q +=+ 8、精确 长
二、 选择题（每题2分，共20分，多选、少选、错选均不得分）
1、A
2、C
3、B
4、C
5、A
6、B
7、B
8、A
9、B 10、D 三、判断题（每小题 2 分，共 10 分）
1、F
2、F
3、T
4、T
5、F
四、化简题（共15分） 1、F=()()AB BC BC AB +++
()()()()
()()()()分）
（＝分）
（分）（分1 1B A 1 )
2(C B C B C B A B A C B C B B A C B C B AB B A C B C B AB B A C B C B AB F +=++++=⋅⋅⋅=+⋅+=+++=
2、C A D Y += （正确划出卡诺图并填入方格2
分，正确画圈1分，写出化
简式2分）
3、Y=ABCD AB AD ABCD ABC ++++
()∑=
14,13,12,11,10,9,8m
＝D A C A B A ++
（正确划出卡诺图并填入方格2分，正确画圈1分，写出化简式2分）
AB
AB
1
00CD 00
11
1110
0110
01
1
111
1
1
五. 作图题（共10分，每题5分）
1、
Q
Q
2、
五、分析题（共 16分）
1、
驱动方程
⎩⎨
⎧=⊕=1010K Q X J n ⎩⎨⎧=⊕=11
1K Q X J n
（2分） 状态方程
()()n n n n n n n n n n n n n
n Q
XQ Q Q X Q Q X Q
Q Q X Q Q X Q Q X Q 0
1
1
1
1
010110
11+=⊕=+=⊕=++（2分）
输出方程
()01Q Q X Z ⊕= （2分）
2、 状态转换表，如表所示。
（3分）
3、 状态转换图，略。
（3分）
4、
这是一个3进制加减计数器，当X=0时为加计数器，计满后通过Z 向高位进位；X=1时为减计数器，计满后通过Z 向高位借位；能自启动。
（4分）
五、设计题（共18分）
解：74LS160具有同步置数功能，可以利用如下的循环，计数到7后利用同步置数作用使得计数器回到0，完成一个8进制的计数器，
则须令
12Q Q Q LD ⋅⋅=
接法如下
CP
1
（设计思路8分，要求简要说明，由于设计方法不唯一，此答案仅作参考；连线图10分，要求与设计思路相一致，其中EP 、ET 和Rd 的电位2分，门电路3分，D3~D0输入2分，置数端设置3分）。