混频器设计
混频与鉴频器的设计
混频与鉴频器的设计混频器和鉴频器是无线通信系统中非常重要的组件，它们分别用于信号的混频和鉴频。
混频器的主要作用是将高频信号和低频信号相乘，从而将高频信号转换成中频或基带信号，以便进行信号处理。
而鉴频器则用于将调制信号解调为原始信号。
混频器的设计通常需要考虑以下几个方面：1.混频器的工作频率范围：混频器的工作频率范围决定了它在不同应用中的适用性。
设计中需要选择合适的转换技术和电路拓扑，以确保混频器在所需的频率范围内具有良好的性能。
2.混频器的转换损耗：混频器在信号转换过程中会引入一定的转换损耗，也就是信号的功率损失。
设计中需要通过合适的电路参数和材料选择来降低转换损耗，并提高混频器的效率。
3.混频器的非线性特性：混频器在工作时会引入非线性失真，例如互调失真和交调失真。
这些失真会导致频谱扩展和杂散分量增加，对无线通信系统的性能造成影响。
因此，设计时需要选择合适的电路结构和优化电路参数，以减少非线性失真。
4.混频器的隔离度和带外抑制：混频器在混频过程中会引入一些杂散分量，它们可能会干扰其他无线设备或频段的信号。
设计中需要通过增强隔离度和带外抑制能力，以降低对其他信号的干扰。
鉴频器的设计也需要考虑类似的因素，同时还需要关注以下几点：1.鉴频器的解调效率：鉴频器的解调效率决定了解调后的信号质量。
设计中需要选择合适的解调方法和电路参数，以提高鉴频器的解调效率。
2.鉴频器的带宽和选择性：鉴频器通常需要适应不同带宽的信号，例如窄带和宽带信号。
设计时需要选择合适的电路结构和调整电路参数，以实现所需的带宽和选择性。
3.防止锁定和抗混叠：鉴频器设计需要考虑避免频率偏移和频率混叠的问题。
通过合适的信号处理技术和滤波器设计，可以提高鉴频器的抗干扰能力。
4.鉴频器的抗噪声性能：鉴频器中通常存在一定的噪声，例如热噪声和杂散噪声。
设计时需要选择合适的放大器和滤波器来提高鉴频器的抗噪声性能。
总体而言，混频器和鉴频器的设计需要综合考虑频率范围、转换损耗、非线性特性、隔离度、带宽、选择性、解调效率、抗锁定和抗噪声性能等因素。
混频器设计与应用技术
混频器设计与应用技术混频器(Heterodyne Mixer)是一种常用于射频(RF)和微波(microwave)电路中的器件，用于将不同频率的信号进行混频处理。
本文将介绍混频器的设计原理、主要类型以及广泛应用的技术。
一、混频器设计原理混频器的设计原理基于频率混合的特性，利用非线性元件，如二极管或场效应晶体管(FET)，将两个不同频率的信号进行混合。
通过混频器的非线性特性，原始信号的频率被转换成新的频率，即中频(intermediate frequency, IF)。
二、混频器的主要类型1. 非平衡混频器非平衡混频器是最简单和常见的混频器类型之一。
它通常由一个二极管和匹配网络组成。
非平衡混频器具有较低的转换增益和较高的转换损耗，适用于一些要求简单性能的应用场景。
2. 平衡混频器平衡混频器是由两个对称的非线性电路组成，可以抵消输入信号中的互调失真。
平衡混频器具有较好的抗互调能力和较高的转换增益，适用于一些性能要求较高的应用场景。
3. 双平衡混频器双平衡混频器是在平衡混频器的基础上增加了额外的平衡结构，可以进一步提高抗互调能力和转换增益。
双平衡混频器通常用于一些对性能要求非常高的应用，如通信系统中的高动态范围接收机。
4. 有源混频器有源混频器是将放大器与混频器集成在一起的混频器。
它具有较高的增益和较低的噪声性能，适用于需求较高的射频接收机和通信系统。
三、混频器的应用技术1. 超外差接收技术超外差接收技术是混频器的一种重要应用技术，用于将接收到的射频信号转换成中频信号进行后续处理。
通过使用合适的混频器和滤波器，可以实现高灵敏度、高选择性的无线通信接收系统。
2. 雷达系统混频器在雷达系统中广泛应用。
雷达系统通过发射和接收射频信号来探测目标。
混频器用于将接收到的回波信号和本振信号进行混频处理，提取出目标的距离、速度和角度等信息。
3. 通信系统在通信系统中，混频器用于频率转换、频谱分析和信号调制等关键步骤。
实验七混频器的仿真设计
混频器电路旳主要技术指标 • 变频损耗 • 噪声系数 • 端口隔离度 • 驻波比 • 动态范围 • 三阶交调系数 • 镜频克制度 • 交调失真
电流在工作点用泰勒级数展开：
i f (E0 UL cosLt US cosSt)
f (E0 UL cosLt) f '(E0 UL cosLt)US cosSt
Байду номын сангаас
1 2!
f
''(E0
UL
cos Lt )(U S
cos St )2
…
定义二极管旳时变电导g(t)为
g
t
= di dv
= v=E0 +ULcosLt
i2 gnVs cos(nL s )t
i1 gnVs cos(nL s )t n
输出： i i2 i1 2gnVs cos 2i 1L s t
n为偶数旳高次谐波电流被完全抵消，只剩余奇次谐波电 流(n=2i+1)，所以电路本身抵消了二分之一高次谐波电流 分量。
3、镜像回收混频器 (a)给出了分支线电桥旳信号和本振输入端都放置了平行耦合 镜像带阻滤波器，在该处它们镜像开路。因为该处距二极管 约为λSg／4, 因而在两个二极管输入接点处镜像信号被短路到 地。(b) 在接近连接二极管端口处有一耦合微带线作带阻滤波 器，该滤波器由两段1/4镜频波长旳短线构成，一段终端开路， 另一段与主传播线平行，形成平行耦合微带线。位置要调整 到刚好使镜频和本振二次混频后旳中频和一次混频旳中频同 相叠加，可回收镜频能量，提升混频器性能。
《混频器原理与设计》课件
3
LO-RF隔离度
LO-RF隔离度是指本振信号和射频信号
本振抑制度
4
之间的隔离程度。
本振抑制度是指混频器抑制本振信号的
能力。
5
拍频抑制度
拍频抑制度是指混频器抑制拍频信号的 能力。
第五章：混频器实验
实验装置
混频器实验通常需要使用特定的 实验装置和信号发生器。
操作步骤
混频器实验需要按照一定的步骤 进行，确保实验结果的准确性。
2 双晶体混频器电路设
计
双晶体混频器电路通常具 有更高的转换增益和更好 的本振抑制效果。
3 集成混频器电路设计
集成混频器电路具有体积 小、功耗低和可靠性高的 特点。
第四章：混频器性能指标
1
转换增益
转换增益是指混频器输入信号和输出信
端口匹配
2
号之间的功率差异。
端口匹配是指混频器输入和输出端口的频器实验结果进行分析，验 证混频器的性能指标。
第六章：混频器应用案例
航天器通信系统
混频器在航天器通信系统中 起到信号处理和频率变换的 关键作用。
葡萄酒品质检测
混频器可以用于葡萄酒品质 检测中的频率选择和信号处 理。
新能源电车智能充电系 统
混频器在新能源电车智能充 电系统中用于频率变换和充 电控制。
第二章：混频器的工作原理
简介
混频器将两个不同频率的信号进 行混合，产生新的频率差信号。
基本原理
混频器利用非线性元件的特性， 将输入信号进行非线性变换。
本振抑制
混频器通过抑制本振信号，避免 对输入信号的干扰。
第三章：混频器电路设计
1 单晶体混频器电路设
计
设计单晶体混频器电路时 需要考虑元件特性和稳定 性。
通信电子中的混频器设计与实现
通信电子中的混频器设计与实现混频器是通信电子系统中常用的重要组件，它能够将两个不同的信号混合在一起，并产生新的频率信号。
混频器的应用范围很广，从基于微波的通信电子系统到基于射频的调制解调器都需要使用混频器。
本文将从混频器的基础知识、工作原理和设计实现三个方面来介绍混频器。
基础知识混频器的核心组件是二极管，它能够将两个信号进行非线性混合，产生一个包含原信号频率之和和差的新信号。
在混频器中，一个信号称为本振信号，另一个信号称为射频信号。
本振信号的频率在混频器中是固定的，而射频信号的频率是需要混频的信号。
混频器的输出信号称为中频信号，它的频率通常在几十千赫兹到几百兆赫兹之间，这是通讯电子系统能够处理的频率范围。
混频器的工作原理混频器的工作原理可以分为以下几个步骤：1. 在混频器的输入端口，本振信号和射频信号经过耦合器相结合。
2. 二极管的非线性特性会导致信号的幅度被混合在一起。
3. 混频器的输出信号将包含频率为本振频率、射频频率、本振频率加上射频频率和本振频率减去射频频率的信号。
4. 混频器为了提高输出信号质量和频率准确度，会在输出信号上添加一个滤波器。
设计实现混频器的设计需要考虑多种因素，包括本振频率选择、二极管特性评估、匹配和精度要求等。
以下是一些常见的混频器设计技巧：1. 选择合适的二极管：二极管的选择与设计的频段密切相关，必须对二极管的特性进行评估并选择适当的二极管。
2. 频率匹配：为了提高混频器的效率，必须使输入端口和输出端口的阻抗相互匹配。
本振和输入信号之间的匹配非常重要，以保证最好的混频效率。
3. 滤波器选择：滤波器用于过滤混频器输出信号中的杂散信号。
同时，选择更好的滤波器将提高混频器输出信号的质量和频率准确度。
4. 精度控制：混频器在设计和调试过程中需要进行精度控制。
意味着必须对本振和射频的频率进行准确的测量，并针对结果进行必要的校准，以获得最好的混频结果。
总结混频器是通信电子系统中常用的重要组件，它扮演了将射频信号转换为中频信号的重要角色。
混频器电路设计
混频器电路设计
混频器电路是一种广泛应用于通信、雷达、测量等领域的电路，主要功能是将两路不同频率的信号合并成一路，以获得混频信号。
混频器电路的设计主要涉及以下几个方面：
1. 混频器类型选择：混频器电路通常可以选择三种类型的混频器，即互补式、抑制式和反向式混频器。
不同类型的混频器具有不同的性能特点和优缺点，需要根据具体应用场景选择。
2. 设计频率选择：混频器的输入频率范围和输出频率范围需要根据具体应用需求确定，同时考虑到混频器的增益和带宽等参数。
3. 传输线设计：混频器电路中的传输线设计对混频器的性能有很大影响。
传输线具有传输延时、传输损耗等参数，需要合理选择设计参数来优化混频器电路的性能。
4. 滤波器设计：混频器电路常常需要加入滤波器，去除不需要的频率分量，保留所需频率分量，以提高混频器电路的选择性和干扰抑制能力。
5. 电路布局与封装：混频器电路的布局和封装方式对混频器电路的性能和可靠性有很大影响，需要合理设计和选择。
综上所述，混频器电路的设计需要综合考虑电路类型、频率、传输线、滤波器及电路布局等因素，以达到优化性能、选择性和干扰抑制能力的目的。
混频器的设计(RFID)
混频器的基本介绍定义：变频，是将信号频率由一个量值变换为另一个量值的过程。
具有这种功能的电路称为变频器（或混频器）。
混频器是一个3端口器件，其中两个端口输入，一个端口输出。
混频器采用非线性或时变参量元件，可以将两个不同频率的输入信号变为一系列不同频率的输出信号，输出频率分别为两个输入频率的和频、差频及谐波。
混频器是射频系统中用于频率变换的部件，具有广泛的应用领域，可以将输入信号的频率升高或降低而不改变原信号的特性。
混频器的典型应用是在射频的接收系统中，混频器可以将较高频率的射频输入信号变换为频率较低的中频输出信号，以便更容易对信号进行后续的调整和处理。
1．混频器的特性混频器的符号和功能如图4-60所示。
图4-60（a）是上变频的工作状况，两个输入端分别称为本振端（LO）和中频端（IF），输出端称为射频端（RF）。
图4-60（b）是下变频的工作状况，两个输入端分别称为本振端（LO）和射频端（RF），输出端称为中频端（IF）。
上变频:上变频就是把基带信号调制到一个载波上，或者把调制在低频载波上的信号变换到高频载波上。
在超外差式接收机中，如果经过混频后得到的中频信号比原始信号高，那么此种混频方式叫做上变频。
下变频：在超外差式接收机中，如果经过混频后得到的中频信号比原始信号低，那么此种混频方式叫做下变频。
下变频的目的是为了降低信号的载波频率或是直接去除载波频率得到基带信号。
混频器的变频损耗混频器的变频损耗定义为可用RF 输入功率与可用IF 输出功率之比，用dB 表示为变频损耗的典型值为4~7dB 。
变频损耗包括二极管的阻抗损耗、混频器端口的失配损耗和谐波分量引起的损耗。
电阻性负载会吸收能量，产生阻抗损耗。
混频器输出只选和频或差频，谐波不是所需的输出信号，导致了谐波损耗。
2．单端二极管混频器定义：用一个二极管产生所需IF 信号的混频器称为单端二极管混频器。
框图及其解释：单端二极管混频器如图4-62所示。
实验五 混频器电路设计
实验五混频器电路设计一、实验目的1、加强对混频器概念的认识；2、掌握混频器电路工程设计方法；3、学会对电路性能进行研究。
二、预习要求1、复习混频器的有关课程内容；2、仔细阅读参考资料；3、设计电路图，并写明参数的设计过程；三、设计要求1、设计一个晶体管混频电路，包括LC带通滤波器；2、输入信号频率f0=16.455MHz，本振信号频率f1=14MHz左右（根据本组本振频率决定），中频频率f2=2.455MHz（f2=f0-f1）；3、电源电压Vcc=9V（建议：工作电流Ieq=0.1-0.5mA）；4、混频器工作点连续可调；5、混频输出波形目测无失真；四、电路调测与性能研究1、寻找混频器最佳工作点Ie(opt)在本振信号V1=500mV，输入单频正弦信号Vi=30mV时，调节混频器工作点，找出中频信号不失真输出幅度最大的Ie(opt)，并测出LC带通的3dB宽带；2、在Ie=Ie(opt)、本振信号V1=500mV情况下，用示波器观察输出信号频率、波形。
（1）输入信号为Vi=30mV单频正弦波（f0=16.455MHz）；（2）输入信号为Vi=30mV受1KHz信号调制的30%标准调幅波（载频f0=16.455MHz）；3、本振信号幅度对混频器性能的影响在Ie=Ie(opt)情况下，输入信号为V1=30mV的单频正弦波，V1分别为100mV emf、1000mVemf时，并与2(1)的实验结果相比较；五、实验报告要求1、设计方案论证。
包括：电路形式的选取、参数的设计、估算、研究内容的完成情况；2、关于电路调测过程中方案修改的说明，并画出标有最终元件参数的实验电路；3、实验数据及研究内容的整理、分析；4、设计制作过程中遇到的主要问题及解决办法。
六、实验室可提供的元器件三极管：2N3904(NPN)七、参考资料1、董在望，陈雅琴等，《通信电路原理》(第二版)，高等教育出版社，2002年，p231-244。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
混频器设计简介无线收发机射频前端在本质上主要完成频率变换的功能，接收机射频前端将接收到的射频信号装换成基带信号，而发射机射频前端将要发射的基带信号转换成射频信号，频率转换功能就是由混频器完成的。
本文设计应用于无线传感器网络（Wireless Sensor Network，简称WSN）的混频器，无线传感器网络是由部署在监测区域内大量的廉价微型传感器节点组成，通过无线通信方式形成的一个多跳的自组织网络系统，其目的是协作的感知、采集和处理网络覆盖区域中感知对象的信息，并发送给观察者。
这就要求所设计的混频器具有很低的功耗。
同时，混频器是一种非线性电路，是接收机中输入射频信号最强的模块，这就对混频器的线性度提出了严格的要求。
而混频过程通常会引入很大的噪声，考虑到LNA 的增益有限，混频器噪声也是要考虑的关键指标。
由于所设计的接收机采用的是低中频的结构，中频频率只有2MHz，所以混频器的隔离度也是关键的指标。
结构选择及原理分析结构选择本接收机采用的结构为低中频结构，中频频率只有2MHz，LO 信号泄漏到RF 端口可能造成自混频及信号阻塞等问题。
LO 信号泄漏到IF 端口，会对中频信号形成阻塞，同时LO 的噪声也将提高整体的噪声系数。
而RF 信号馈通到LO端会造成自混频现象。
双平衡的吉尔伯特混频器具有很好的隔离度，故本设计采用该结构。
本设计中频频率很低，开关对噪声（包括热噪声和1/ 噪声）是限制混频器噪声性能的主要因素，可以在不影响驱动级偏置电流的情况下减小流过开关对的偏置电流来减小混频器的噪声系数。
可以通过在开关对的源极注入一个固定的偏置电流来实现。
线性度是混频器的一个重要指标，通常可以采用在驱动级晶体管的源极串一个无源元件形成串联反馈来提高驱动级的线性度。
电阻作源简并元件会引入热噪声，而电阻本身会产生压降。
电感和电容作源简并元件不会引入额外的噪声，而且对高频谐波成分和交调成分具有一定的抑制作用。
因此通常选择电感作为源简并元件。
但是本设计并没有采用结构，考虑到本设计的偏置电流很低，转换增益低，源简并技术将进一步降低转换增益，同时电感占用很大的芯片面积，不利于降低成本，故不可采用。
根据Zigbee 协议，WSN 接受信号范围为-85 -20dBm,为了达到系统的线性度的要求，可以在低噪放级采用可调结构，这样使输入混频器的最大信号为-20dBm，降低了对混频器线性度的要求，有助于降低整个系统的功耗，但增加了LNA 的设计难度。
混频器的负载通常有三种形式：电阻作负载、晶体管作负载和LC 并联谐振电路作负载。
晶体管作负载会引入非线性，而LC 并联谐振电路作负载虽具有很多的优势，但电感占用的芯片面积很大，不宜采用。
电阻作负载不会引入非线性，同时具有很宽的带宽，但电阻上会引入直流压降，为了不使开关对和驱动级中的晶体管离开饱和区，电阻的取值不能太大，考虑到转换增益，电阻的取值将需要特别注意。
而且这种负载不具有滤波的特性，因此不能衰减混频过程中产生的毛刺以及LO-IF、RF-IF 馈通成分。
所以，本设计采用一个电容与电阻并联组成一个低通滤波网络来滤除高频成分。
综上所述，本设计所采用的结构如图4.1 所示。
IF-原理分析如果本征信号足够强，可以认为开关对为理想开关，则双平衡混频器的输出 电流为：s LO s B LO s B LO i t w i I t w i I t w I )]sgn[cos(2))](sgn[cos())](sgn[cos(0=--+= 其中，)]sgn[cos(t w LO 是一个幅度为 1、频率为LO w 的方波信号。
{)cos(,10)cos(,1)]sgn[cos(<->=t w t w LO LO LO t w将方波信号进行傅里叶变换，可得：)cos()]sgn[cos(1t kw A t w LO k k LO ∑∞==，其中4)2sin(ππk k A k =对于跨导，其输出电流为：)cos(2t w V g i RF RF m s =因此双平衡混频器的输出电流为 ：])cos()[cos(42sin 10t w kw t w kw k k V g I RF LO RF LO k RF m -++=∑∞=ππ该输出电流经负载转换为电压信号或者功率信号。
由于采用线性负载，因此双平衡混频器的输出仅由 的各次谐波与输入射频信号的和频和差频成分组成。
当本征信号足够强时，双平衡混频器的转换电压增益为：L m R g G π2v =其中，L R 为负载的阻抗值。
可见，即使开关对为理想开关，混频过程还是会引入π2的损耗。
如果把开关对看成是理想的，则双平衡混频器的单边带噪声因子近似为：]1)(21[422SmLm m SSB R g R g rg F +++=γπ其中，m g 为跨导级晶体管的跨导，r 为对应的小信号输出电阻。
电路建模仿真环境、采用工艺以及仿真项目采用的仿真平台为 Cadence-Spectre ，采用的工艺库为 TSMC-0.18 m RFCMOS 工艺，仿真项目为转换增益 G 、噪声系数 NF 、输入 1dB 压缩点以及输 入三阶截点 IIP3。
电路结构及参数所设计的混频器电路图如图 4.1 所示，各 MOS 管和无源器件参数如表 4.1、 4.2、4.3 所示。
图 4.1 混频器电路图表 4.1 MOS 管参数混频器测试平台混频器测试平台如图4.2 所示。
图 4.2 混频器测试平台仿真项目及结果仿真设置（1）射频、本征、中频输出端的变压器设置如图 4.3(a)(b)(c)所示。
（a）射频端变压器设置（b）本征端变压器设置（c）中频端变压器设置（2）电容C0，C1，C2，C3的设置如下。
（3）电源电压设置如表 4.4 所示。
电源电压Vcc 1.8V尾流偏置Vb 0.65V射频偏置Vb_RF 0.9V本征偏置Vb_LO 1.0V注：为简化电路结构，开关对源极注入电流源偏置电压和本征偏置电压相同仿真结果（1）变频增益对本振功率的仿真该仿真主要通过pss+pac 的仿真方法实现。
其中pss 主要是作本振大信号的周期稳态分析，可以在时变工作点上线性化电路。
pac 则是在pss 仿真后，作的小信号分析。
此处，射频端口设置为50Ω的电阻，dc type。
PAC magnitude 设置为1V。
中频输出端口设置为1MΩ，dc type，中频输出端口的设置在以后的仿真中保持不变。
RF端口设置如图4.4所示。
pss 仿真和pac 仿真的参数设置如图4.5和4.6所示。
其中，plo（单位dBm）为本征的功率值。
仿真结果如图 4.7 所示。
图4.4 RF端口设置图4.5 PSS仿真参数设置图4.6 PAC 仿真参数设置图4.7 射频信号为2.4GHz 时变频增益对本振功率的扫描曲线从仿真结果可以看到，在本振功率为-1dBm 的情况下，转换增益最大，但是考虑到该本振信号是由频率综合器提供的，综合考虑本振的功率设定在-5dBm。
（2）变频增益的仿真RF 端口设置与上面设置相同，而本征端口设置为2.402GHz,-5dBm。
仿真方法依旧是采用pss+pac，只是在pss 中不作参数的扫描，PAC 设置如图4.8所示。
图 4.8 PAC 仿真器设置得到的转换增益曲线如图4.9所示，横轴为输出信号的频率。
图 4.9 转换增益曲线从仿真的曲线可以看到，在单个信道中转换增益约为17.98dB。
（3）噪声系数的仿真同上面的仿真相似，需将RF端口PAC magnitude 1V改设置为PAC magnitude （dBm）为-30。
仿真使用pss+pnoise 仿真，其中pss 的仿真设置同上，图 4.10给出pnoise 的仿真设置。
其中输出选择PORT2，即中频信号输出端口。
输入选择PORT0，即射频信号输入端口。
图 4.10 pnoise 仿真器设置仿真结果如图4.11 所示。
从图中可以看出，在中频为2MHz 时噪声系数约为13.8dB。
图 4.11 pnoise 仿真结果（4）输入1dB 压缩点和IIP3 的仿真仿输入1dB 压缩点采用PSS 仿真，RF 端口设置如图 4.12 所示.图 4.12 RF 端口设置PSS 设置如图4.13 所示。
图 4.13 PSS 仿真器设置得到输入1dB 压缩点曲线如图 4.14 所示。
图 4.14 输入1dB 压缩点曲线仿IIP3 时，RF 端口设置如图 4.15 所示。
图 4.15 仿IIP3的RF 端口设置LO端口设置如图4.16所示。
图4.16 仿IIP3的LO端口设置PAC 设置如图4.17 所示。
图 4.17 PAC 仿真器设置PSS设置如图4.18所示。
图 4.18 PSS 仿真器设置仿真环境的具体设置如下图4.19所示。
图4.19 仿真环境的具体设置得到的IIP3 曲线如图4.20 所示。
图 4.20 IIP3 曲线结果分析仿真结果如表4.5 所示表 4.5 仿真结果技术指标前仿结果电源电压 1.8 V 输入射频频率（RF） 2.4~2.4835 GHz输出中频频率（IF） 2 MHz本设计中IF 为2MHz，频率较低，开关对的1/f 噪声对这个混频器噪声影响不能忽略，所以加入了开关对源极电流源注入以减小噪声系数。
另一方面，由于流过跨导管的电流小，跨导管的噪声增大，导致混频器的噪声增大。
综合这两方面，需合理选择工作电流以及注入的电流值，以优化噪声系数。
从仿真的结果可以看出，噪声系数非理想，但完全可以满足WSN 的应用。
由于WSN是低功耗应用，所以这个设计的核心是在满足整个系统的指标下，尽可能的降低系统的功耗。
混频器的尾电流影响噪声、转换增益、线性度以及芯片面积，需折中考虑。
本设计中核心工作电流约为0.39mA，本征功率为-5dBm，对减小整个系统的功耗有很大的贡献。