PCIe接口的设计与应用
PCIE接口的设计与应用培训教材(PPT36页)
PCIE接口的设计与应用
PCIE接口的设计与应用培训教材(PPT 36页)
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
链路层
交换层信息包（Transaction Layer Packets,TLPs），
按32位循环冗余校验码CRC）进行数据保护； 采用Ack and Nak signaling协议的信息包： TLPs能通过
LCRC校验和连续性校验的称为Ack（命令正确应答）；没有 通过校验的称为Nak（没有应答）。
PLX:
PEX 8112 PEX 8114 USB 2380 OXPCIe952
PCIe to PCI PCIe to PCI-X PCIe to USB PCIe to UARTs
IDT：TSI721 PCIE <->SRIO
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
会话层， 数据交换层 物理层
1.PCIE概述
物理层
1x,2x,4x,8x,16x,32x，8B/10B编码 每个1x为两对差分线，1收1发，全双工 PCIe设备之间的链接将使用两设备中较少通道数的作
为标准 PCIe卡能在同一数据传输通道内传输包括中断在内的
全部控制信息
1.PCIE概述
支持PCIE的器件
处理器
TI: C66X Xilinx：V5，V6，SP6等； Freescale：PPC
PCIE详细设计
PCI Express 详细设计目录1PCI EXPRESS介绍 (1)2PCI EXPRESS参数与接口 (1)3实现框图与接口时序 ................................................................................ 错误！未定义书签。
4PCI EXPRESS中模块（功能）的原理与实现.. (2)4.1应用层模块 (2)4.1.1 模块介绍 (2)4.1.2结构、算法（或原理）和实现 (3)4.1.3 参数和接口 (7)4.2配置信号采样模块 (7)4.2.1 模块介绍 (7)4.2.2 结构、算法（或原理）和实现.......................................................... 错误！未定义书签。
4.2.3 参数和接口 (8)4.3PCIE硬核模块 (8)4.3.1 模块介绍 (8)4.3.2 结构、算法（或原理）和实现.......................................................... 错误！未定义书签。
4.3.3 参数和接口 (9)4.4LMI配置模块 (9)4.4.1 模块介绍 (9)4.4.2 结构、算法（或原理）和实现 (10)4.4.3 参数和接口 (10)4.5重新配置时钟模块 (10)4.5.1 模块介绍 (10)4.5.2 结构、算法（或原理）和实现.......................................................... 错误！未定义书签。
4.5.3 参数和接口 (10)4.6兼容性测试模块 (10)4.6.1 模块介绍 (10)PCI Express详细设计1PCI Express介绍PCIE设备按照一定的拓扑连接构成总线结构，设备与设备通过协议规定的事务包（TLP）进行通信。
PCIE接口的设计与应用
PCIE接口的设计与应用
PCI Express (PCIe) 是一种高性能 I/O 存储接口，具有高的传输速
率和低的延迟。
PCIe 接口是一种多线程，面向带宽的总线接口，用于替
代传统的 PCI 和 AGP 总线。
它可以有效地处理多个设备的 I/O 请求，
提高计算机性能。
PCIe连接是一种多通道接口，支持一种以上的协议，可以连接多种
外部设备，包括硬盘驱动器，RAID控制器，网络适配器，视频卡，和声
卡等等。
这些外部设备可以同时工作，并灵活地调整外部设备的性能。
PCIe也可以用于支持多种I/O设备，包括键盘，鼠标，打印机，存储设备，外部设备等等。
PCIe接口不仅提供了高性能，而且还有许多其它优点，这些优点在
现代的计算机系统中都发挥了重要作用。
首先，PCIe连接是独立的系统，它并不依赖于外部设备，因此可以自由地在计算机系统中进行多次重装和
更新。
其次，PCIe接口也支持高速数据传输，让外部设备的响应更快。
此外，PCIe也可以支持多种类型的外部设备，包括不同功耗的设备，有
针对性地管理电源，帮助计算机节省能源。
PCIe接口的应用非常广泛。
PCIE接口的设计与应用培训教材PPT(36张)
1.PCIE概述
基于PCIE互联的PC结构
1.PCIE概述
支持PCIE的器件
处理器
TI: C66X Xilinx：V5，V6，SP6等； Freescale：PPC
Switch
PLX:PEX 8749,PEX 8696, PEX 8548等 IDT：89H12NT12G2, 89H48H12G2等
1.PCIE概述
支持PCIE接口的器件
Bridge
PLX:
PEX 8112 PEX 8114 USB 2380 OXPCIe952
PCIe to PCI PCIe to PCI-X PCIe to USB PCIe to UARTs
IDT：TSI721 PCIE <->SRIO
主要内容
1x@3.125Gps
4x@6.25Gbps
LCRC校验和连续性校验的称为Ack（命令正确应答）；没有 通过校验的称为Nak（没有应答）。
数据链接层信息包（Data Link Layer Packet,DLLP）
两个互连设备的交换层之间的流控制信息和实现电源管理功能。ຫໍສະໝຸດ 1.PCIE概述交换层
Split Transactions &credit-based flow control
2.PCIE与SRIO的比较（可扩展性2）
2.PCIE与SRIO的比较（错误处理1）
2.PCIE与SRIO的比较（错误处理2）
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
PCIE
TMS320C6678 (@1GHz)
PCI9052接口电路的功能及应用
PCI9052接口电路的功能及应用摘要：PCI总线是Pentium主机最常见的总线，基于PCI总线形成的CompactPCI和PXI总线广泛地应用在仪器和自动化领域。
PCI适配卡的接口设计变得越来越重要，介绍PCI专用接口电路PCI9052的功能，通过一个例子介绍它的应用。
关键词：外部设备互连总线；局部总线；接口电路；PCI9052；应用1 引言PCI总线具有独立于处理器、高数据传速率、即插即用、低功耗、适应性强等特点，已成为微型机的主流总线。
基于PCI总线形成的CompactPCI和PXI总线广泛应用于仪器和自动化领域。
随着PCI总线的广泛应用，其接口的设计开发显得尤为重要。
由于PCI总线的独特性能，如信号负载能力、支持数据的突发传送、地址/数据、命令/字节使能信号总线复用等，使中小规模的器件难以实现接口电路。
实现PCI总线接口一般采用CPLD或FPGA设计PCI接口，这种方法难度很大；另一种是采用专用的PCI接口电路，使设计开发者免除繁琐的时序分析，缩短开发周期，降低开发成本。
本文介绍PCI9052接口电路的功能及其在PCI板卡设计中的应用。
2 接口电路PCI9052是PLX公司开发的低价位PCI总线目标接口电路,功耗低,采用PQFP型160引脚封装,符合规范,它的局部总线(LOCAL BUS)可以通过编程设置为8/16/32位的(非)复用总线，数据传送率可达到132Mb/s。
提供了ISA接口，可以使ISA适配器迅速、低成本地转换到PCI总线上。
主要功能与特性如下所述：异步操作。
PCI9052的Local Bus与PCI总线的时钟相互独立运行,两总线的异步运行便于高、低速设备的兼容。
Local Bus的运行时钟频率范围为0MHz～40MHz,TTL电平，PCI的运行时钟频率范围为0MHz～33MHz。
支持突发操作。
PCI9052提供一个64字节的写FIFO和一个32字节的读FIFO,从而支持预取模式即突发操作。
pcie接口介绍
pcie接⼝介绍注：以下内容主要参考《PCI Express System Architecture》⽂档，下载地址：⼀、PCIe接⼝的发展历程(peripheral component interconnect express)是⼀种⾼速串⾏计算机扩展总线标准，它原来的名称为“3GIO”，是由在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。
pci或pcie接⼝在pc机上很常见，显卡、⽹卡、声卡都是通过pci或在pcie接⼝跟cpu连接的。
PCIe是有PCI和PCI-X发展⽽来，如下表所⽰：PCIe的发展历程如下图所⽰：⼆、PCIe 通讯协议2.1 PCIe层划分PCIe总线的层次组成结构与⽹络中的层次结构有类似之处，但是PCIe总线的各个层次都是使⽤硬件逻辑实现的。
在PCIe体系结构中，数据报⽂⾸先在设备的核⼼层(Device Core)中产⽣，然后再经过该设备的事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer)，最终发送出去。
⽽接收端的数据也需要通过物理层、数据链路和事务层，并最终到达Device Core。
1 事务层事务层定义了PCIe总线使⽤总线事务，其中多数总线事务与PCI总线兼容。
这些总线事务可以通过Switch等设备传送到其他PCIe设备或者RC。
RC也可以使⽤这些总线事务访问PCIe设备。
事务层接收来⾃PCIe设备核⼼层的数据，并将其封装为TLP(Transaction Layer Packet)后，发向数据链路层。
此外事务层还可以从数据链路层中接收数据报⽂，然后转发⾄PCIe设备的核⼼层。
事务层的⼀个重要⼯作是处理PCIe总线的“序”。
在PCIe总线中，“序”的概念⾮常重要，也较难理解。
在PCIe总线中，事务层传递报⽂时可以乱序，这为PCIe设备的设计制造了不⼩的⿇烦。
事务层还使⽤流量控制机制保证PCIe链路的使⽤效率。
PCB设计---PCIE设计总结
PCB设计---PCIE设计总结PCIE的PCB设计总结封装：常见的PCIE连接器有X1、X4、X8、X16，其中数字代表的是有多少条lane，例如X1,表示1条lane，即1对接收差分信号和1对发送差分信号。
不同连接器的管脚数量不同，如下图，为X8连接器。
通过管脚号，可以判断是哪种slot,其中：PCIeX1(A18B18)---1条lane；PCIeX4(A32B32)---4条lane；PCIeX8(A49B49)---8条lane；PCIeX16(A82B82)---16条lane；PCIE速率：PCIE信号属于高速数字信号，版本越高，速率越高，目前的服务器和主板上比较常见的是PCIE3.0。
PCIE速率见下表；PCI ExpressIntroduced Line Transfer Throughput[i]version code rate[i] ×1 ×2 ×4 ×8 ×161 2003 8b/10b 2.5 GT/s 250 MB/s 0.50 GB/s 1.0 GB/s 2.0 GB/s 4.0 GB/s2 2007 8b/10b 5.0 GT/s 500 MB/s 1.0 GB/s 2.0 GB/s 4.0 GB/s 8.0 GB/s3 2010 128b/130b 8.0 GT/s 984.6 MB/s 1.97 GB/s 3.94 GB/s 7.88 GB/s 15.8 GB/s4 2017 128b/130b 16.0 GT/s 1969 MB/s 3.94 GB/s 7.88 GB/s 15.75 GB/s 31.5 GB/s5 expected inQ22019[33]128b/130b 32.0 GT/s[ii] 3938 MB/s 7.88 GB/s 15.75 GB/s 31.51 GB/s 63.0 GB/s在设计PCIE时，要满足SI要求，接下来以slot的设计为例，对PCB布局、布线进行说明。
PCI总线接口PCI9052及其应用
ｌ 引言
ＰＩ Ｃ 总线是先 进的高性能 ３ ／ ４位局部总线．可 同时支持 ２６
输出方式。
采用专用接 口器件 虽然 没有采 用可编程 逻 辑器件 那么 灵 活．但 其优越性非常 明显 ：能够有 教地降 低接 口设计 的难度， 缩短开发时间。专用接 口器件具有较 低的成本和通用性 ，能够 优化数据传输 ，提供配置空间，具备用于突发传输功 能的片内 ＦＦ ＩＯ等 ．并且许 多公司 也提 供配套 的开发工具 （ 例如 评估板 和驱动 程序 开发软件 １．是一种 省时 省力 的好方 案．因此 我 ）
片 ， 低功 耗 ，Ｐ Ｐ１ ０ｐ ｓ 装 ， 符 合 Ｐ Ｉ ＱＦ ６ ｉ 封 ｎ Ｃ Ｖ２ １规 范， 它 的 局 部 总 线 （ Ｏ ＡＬＢ Ｓ Ｌ Ｃ Ｕ ）可 蹦 通 过 编 程 设 置 为 ８ １ ／２位 的 ／６３ （ ）复 用 总 线 。 非 ２ １ 主 要 特 点 ．
Ｐ Ｉ ０ ２的唯 一访 问权 Ｃ ５ ９
维普资讯
４ ９·
计算机 自动测量 与控制
表 ｉ Ｐ Ｉ 世 寄存 器 Ｃ 配
第 ９卷
Ｐ Ｉ Ｃ Ｐ Ｉ 置 寄 存 器 Ｃ 配 配 越 （ 兼 容性 和 未 来 发 展 的 需 要 考 虑 ， 有 来 用 到 的 从 所 寄存 器 位 设 置 为 … ） ０
０ｈ ０ ０ｈ ４
图 １ Ｐ Ｉ ０ ２接 口芯 片示意图 Ｃ ５ ９
２２ 结 构 组成 ．
Ｄ Ｄ 设备号） ｌ Ｉ（ 妆志 ｊ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
8 基于SRIO互联的系统实例
图像处理子系统—实物照片
8 基于SRIO互联的系统实例
DSP5
EMAC Switch EMIF16 16MB NOR Flash 256MB DDR3 SDRAM
TMS320C6678 (@1GHz)
Hyper link
TMS320C6678 (@1GHz)
Hyper link
DDR3-800
DDR3-800
SRIO 1x@3.125Gps
SRIO
4x@6.25Gbps 1x@3.125Gps 1x@3.125Gps
2.PCIE与SRIO的比较（特点）
2.PCIE与SRIO的比较（系统性能）
2.PCIE与SRIO的比较（可扩展性1）
2.PCIE与SRIO的比较（可扩展性2）
2.PCIE与SRIO的比较（错误处理1）
2.PCIE与SRIO的比较（错误处理2）
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
PCIE接口的设计与应用
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
1.PCIE概述
PCI Express ,采用高速串行的物理层，沿用了现 有的PCI编程概念及通讯标准，只需修改物理层 而无须修改软件就可将现有PCI系统转换为 PCIe。 ；
1.PCIE概述
链路层
交换层信息包（Transaction Layer Packets,TLPs），
按32位循环冗余校验码CRC）进行数据保护； 采用Ack and Nak signaling协议的信息包： TLPs能通过 LCRC校验和连续性校验的称为Ack（命令正确应答）；没有 通过校验的称为Nak（没有应答）。
支持PCIE的器件
处理器
TI: C66X Xilinx：V5，V6，SP6等； Freescale：PPC
Switch
PLX:PEX 8749,PEX 8696, PEX 8548等 IDT：89H12NT12G2, 89H48H12G2等
1.PCIE概述
支持PCIE接口的器件
DDR3-800
DDR3-800
DSP2
DSP4
SRIO
Power
16MB NOR Flash 256MB DDR3 SDRAM
EMIF16
TMS320C6678 (@1GHz) Hyper
link
DSP1
Configuration
DDR3-800
Clock
EMAC Switch
PCIE
FPGA
2x@2.5Gbps Control Bus
1x@3.125Gps
4x@6.25Gbps
Hyper link 16MB NOR Flash 256MB DDR3 SDRAM EMIF16
SRIO
1x@3.125Gps
SRIO
Hyper link EMIF16 16MB NOR Flash 256MB DDR3 SDRAM
TMS320C6678 (@1GHz)
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
5.PCIE 接口的初始化
见初始化程序
6.PCIE 接口的数据传输及其带宽测试
3.C6000 DSP的PCIe硬件接口设计
C66X PCIe外设结构
3.C6000 DSP的PCIe硬件接口设计
C66x PCIe管脚与互联
3.C6000 DSP的PCIe硬件接口设计
基于 PCIe互联的5 C6678板卡
DSP3
EMAC Switch 16MB NOR Flash 256MB DDR3 SDRAM EMIF16 PCIE 2x@2.5Gbps PCIE
4.PCIE 地址空间的配置
PCIe地址与DSP内部地址之间的转换
4.PCIE 地址空间的配置
PCIe出口地址转换
4.PCIE 地址空间的配置
PCIe出口地址转换
举例
4.PCIE 地址空间的配置
PCIe入口地址转换
4.PCIE 地址空间的配置
PCIe入口地址转换
举例
主要内容
SRIO
1x@3.125Gps
SRIO
Hyper link EMIF16 16MB NOR Flash 256MB DDR3 SDRAM
TMS320C6678 (@1GHz)
EMAC Switch PCIE 2x@2.5Gbps 1x@3.125Gps
TMS320C6678 (@1GHz)
PCIE EMAC Switch
图像处理子系统—原理框图
DSP3
EMAC Switch 16MB NOR Flash 256MB DDR3 SDRAM EMIF16 PCIE 2x@2.5Gbps PCIE
DSP5
EMAC Switch EMIF16 16MB NOR Flash 256MB DDR3 SDRAM
TMS320C6678 (@1GHz)
预处理子系统—原理框图
link
DSP1
Configuration
DDR3-800
Clock
EMAC Switch
PCIE
FPGA
2x@2.5Gbps Control Bus
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
1.PCIE概述
PCI ExpressBiblioteka 与PCI 2.3，PCI-X的比较：
1.PCIE概述
PCI Express协议组成：
会话层， 数据交换层 物理层
1.PCIE概述
物理层
1x,2x,4x,8x,16x,32x，8B/10B编码 每个1x为两对差分线，1收1发，全双工 PCIe设备之间的链接将使用两设备中较少通道数的作 为标准 PCIe卡能在同一数据传输通道内传输包括中断在内的 全部控制信息
3.C6000 DSP的PCIe硬件接口设计
C66x PCIe接口简介
符合PCIE规范2.0标准
； 支持Root Complex (RC) and End Point (EP)两 种模式 支持Gen1 (2.5 Gbps) and Gen2 (5.0 Gbps) ； 只能作为1个1x或者2x端口使用； 支持32bits或者64bits地址空间； 输出包最大有效字节数为128B，输入最大256B；
Hyper link
TMS320C6678 (@1GHz)
Hyper link
DDR3-800
DDR3-800
SRIO 1x@3.125Gps
SRIO
4x@6.25Gbps 1x@3.125Gps 1x@3.125Gps
1x@3.125Gps
4x@6.25Gbps
Hyper link 16MB NOR Flash 256MB DDR3 SDRAM EMIF16
EMAC Switch PCIE 2x@2.5Gbps 1x@3.125Gps
TMS320C6678 (@1GHz)
PCIE EMAC Switch
DDR3-800
DDR3-800
DSP2
DSP4
SRIO
Power
16MB NOR Flash 256MB DDR3 SDRAM
EMIF16
TMS320C6678 (@1GHz) Hyper
Bridge
PLX:
PEX 8112 PEX 8114 USB 2380 OXPCIe952
PCIe to PCI PCIe to PCI-X PCIe to USB PCIe to UARTs
IDT：TSI721
PCIE <->SRIO
主要内容
PCIE概述 PCIE与SRIO的比较 C6000 DSP的PCIE接口硬件设计 PCIE 地址空间的配置 PCIE接口的初始化 PCIE接口的数据传输及其带宽测试 基于PCIE互联的系统实例
数据链接层信息包（Data Link Layer Packet,DLLP）
两个互连设备的交换层之间的流控制信息和实现电源管理功能。
1.PCIE概述
交换层
Split Transactions &credit-based flow control
1.PCIE概述
基于PCIE互联的PC结构
1.PCIE概述