实验二 组合逻辑电路
实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计一、实验目的1．设计8段译码器、两路4位二进制比较器，并在实验装置上验证所设计的电路；2．学习用VHDL语句进行逻辑描述。
二、实验要求用VHDL设计8段译码器、两路4位二进制比较器，对CPLD器件进行配置及下载来验证自己的设计，验证电路的外围器件可选用按键输入、指示灯输出。
三、设计方案按键的状态作为输入，输出对应数字的编码，连接到数码管上面可以看到数码管显示对应的数值。
代码：LED.vhdlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity LED isport(number:in std_logic_vector(3 downto 0);ledout:out std_logic_vector(7 downto 0));end;architecture u1 of LED isbeginwith number selectledout<="00111111"when"0000", --0"00000110"when"0001", --1"01011011"when"0010", --2"01001111"when"0011", --3"01100110"when"0100", --4"01101101"when"0101", --5"01111101"when"0110", --6"00000111"when"0111", --7"01111111"when"1000", --8"01101111"when"1001", --9"01110111"when"1010", --A"01111100"when"1011", --B"00111001"when"1100", --C"01011110"when"1101", --D"01111001"when"1110", --E"01110001"when"1111"; --Fend;实验结果:按下试验箱的按键后，数码管显示按键的状态。
实验2 组合逻辑电路的设计
4. 实验内容及要求 (1) 用与非门设计实现异或逻辑功能。 a) 按照组合逻辑电路的设计方法， 列出两输入异或逻辑函数的真值表， 写出最简 与或式、与非-与非式，画出与非门实现的逻辑电路图。 b) 使用集成电路芯片 74LS10 和 74LS20 中的与非门， 按照所设计的逻辑电路图连 接电路。 c) 选择使用数字电路实验装置中的逻辑电平输入开关和逻辑电平输出 LED 指示 灯，设计实验测试方案。 d) 记录并分析实验数据参考表 2-2， 说明所设计的电路是否实现预计的异或逻辑 功能。
以二值逻辑的 0、1 两种状态分别代表输入变量和输出变量的两种不同状态。这里 0 和 1 的具体含意完全是由设计者人为选定的。
3) 根据给定的因果关系列出逻辑真值表。 举例： “大月指示器”的逻辑功能如下：输入一年中的具体月份，电路能自动判别出“大月” 还是“小月” （大月有 31 天） 。 通过分析，逻辑抽象结果为：月份输入 ABCD 可以由 4 位二进制代码表示，例如 ABCD=0001 表示输入月份为 1 月， ABCD=0010 表示 2 月， ABCD=0011 表示 3 月，...... ， ABCD=1100 表示 12 月；输出 Y 的逻辑值 1 或 0 分别表示信息“大月”或“小月” ，Y=1 表 示大月，Y=0 表示小月。列出真值表如表 2-1 所示。
得到最简与或式为选定器件的类型实际逻辑问题逻辑抽象逻辑函数化简变换表达画出逻辑连接电路实现为了实现最终的逻辑函数既可以用小规模集成门电路组成相应的逻辑电路也可以用中规模集成的常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路
实验二 组合逻辑电路的设计
1. 实验目的 （1）熟练使用数字电路实验装置设计实验方案； （2）掌握用基本门电路实现组合电路的设计方法。 （3）掌握实现组合逻辑电路的连接及调试方法。 2. 实验仪器与材料 （1）数字电路实验装置 1 台； （2）双列直插集成电路芯片 74LS10、74LS20 各 1 片，导线若干。 3 . 知识要点 （一）组合逻辑电路的设计方法
实验二组合逻辑电路实验(半加器、全加器)
5、记录实验结果（三）
3.全加器组合电路的逻辑功能测试
Ai
Bi
Ci-1
Y
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Z
X1
X2
X3
Si
Ci
5、记录实验结果（四）
自己设计实现逻辑函数，给出逻辑电路连接图，并连接调试。
5、记录实验结果（选做）
（1）画出用异或门、或非门和与非门实现全加器的逻辑电路图，写出逻辑表达式。 （2）找出异或门、或非门和与非门器件，按自己设计画出的电路图接线，注意：接 线时,或非门中不用的输入端应该接地。与非门中不用的输入端应该接VCC。 （3）当输入端Ai Bi Ci-1为下列情况时，测量Si和Ci的逻辑状态并填入表格中
0
0
1
0
1
1
1
0
1
1
1
输出
Y1
Y2
（1）按上图接线（注意数字编号与芯片管脚编号对应） （2）写出Y2的逻辑表达式并化简。 （3）图中A、B、C接实验箱下方的逻辑开关，Y1，Y2接实验箱上方的电平显示发光管。 （4）按表格要求，拨动开关，改变A、B、C输入的状态，填表写出Y1，Y2的输出状态。 （5）将运算结果与实验结果进行比较 。
每个小组在数字电路试验箱上找到本次实验所需要的芯片 ，并查看芯片形状是否完好，芯片管脚有没有插牢。
2、查看数字电路实验箱
74LS86
74LS00
3、了解芯片
芯片管脚示意图
4、实验内容与结果(一)
实验二组合逻辑电路的设计与测试
实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、设计半加器和全加器并测试其逻辑功能二．实验仪器及材料器件：74LS00 二输入端四与非门 1片74LS10 三输入端三与非门 1片74LS86 二输入端四异或门 1片三、实验原理1、设计组合电路的一般步骤如图2－1所示。
图2－1 组合逻辑电路设计流程图组合逻辑电路基本设计方法：（1）根据设计任务的要求建立输入、输出变量，并列出真值表。
（2）然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式（3）根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
（4）最后，用实验来验证设计的正确性。
2、 组合逻辑电路设计举例设计任务： 用“与非”门设计一个四个人的表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
（同意用"1"表示，反对用"0"表示；决议通过用"1"表示，不通过用"0"表示。
）设计步骤：（1）根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。
表2－2（2） 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅（3）根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。
图2－2 表决电路逻辑图（4）用实验验证逻辑功能A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1B 0 0 0 0 1 1 11 0 0 0 0 1 1 1 1C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 00 1 0 1 1 1 CD AB00 01 11 10 0001 111 1 1 110 1在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20。
实验二 组合逻辑电路分析与设计
实验二组合逻辑电路分析与设计一、实验目的1、掌握组合逻辑电路的分析方法，并验证其逻辑功能2、掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现3、熟悉示波器的使用二、实验仪器及器件1、数字电路试验箱，数字万用表，示波器2、74LS00X2、74LS86X1、74S197X1三、实验原理1、组合逻辑电路的分析：对已给定的组合逻辑电路分析其逻辑功能步骤：（1）由给定的组合逻辑电路写函数式；（2）对函数式进行简化或变换；（3）根据最简式列真值表；（4）确认逻辑功能。
2.、组合逻辑电路的设计：就是按照具体逻辑命题设计出最简单的组合电路步骤：（1）根据给定的事件的因果关系列出真值表（2）由真值表写函数式；（3）对函数式进行简化或变换；（4）画出逻辑图，并测试逻辑功能。
四、实验内容1. 设计一个大代码转换电路，输入四位8421 码，输出四位循环码。
2. 用逻辑开关模拟二进制的输入，输出到0-1 显示器上3. 用集成异步下降沿触发的异步计数器74LS197 构成十六进制计数器作为代码转换电路的输入信号源。
74LS197的CLK1作为时钟输入，Q0与CLK２连接，则Q3，Q2，Q1，Q0就是十六进制计数器的输出。
将Q3，Q2，Q1，Q0接“０－１”显示器，CLK１１接手动单步脉冲。
十六进制计数器工作正常后，将Q3，Q2，Q1，Q0连接到代码的输入端，作为8421码输入，注意：在把197的输出接入代码转换输入之前，先要断开原来作为8421码输入的逻辑开关。
检查电路是否正常工作。
4. 用10KHz 的方波作为计数器的脉冲，用示波器观察并记录CLK1，Q3，Q2，Q1，Q0和G３，G２，G１，G０的波形。
注意电压和电压波形图之间的相位关系。
G3G2G1G0Q D Q C Q B Q A0 0 00 0 0 0 0 00 0 01 1 0 0 0 10 0 1 1 0 0 1 00 0 1 0 0 0 1 10 1 1 0 0 1 0 00 1 1 1 0 1 0 10 1 0 1 0 1 1 00 1 0 0 0 1 1 11 1 0 0 1 0 0 01 1 0 1 1 0 0 11 1 1 1 1 0 1 01 1 1 0 1 0 1 11 0 1 0 1 1 0 01 0 1 1 1 1 0 11 0 0 1 1 1 1 01 0 0 0 1 1 1 1表（一）循环码表表（二）多功能发生电路函数表根据卡诺图，可以得到以下结果：G3=QD G2=Q3(+)Q2G1=Q2(+)Q1 G0=Q1(+)Q0逻辑电路图：波形图：CP QAQB QCQD G0G1 G2G3G2与G3相位差从上到下依次为：CP、QA、QB、QC、QD、G0、G1、G2、G3分析：1、CP与Q0同相，Q3的周期是CP的2倍2、CP与Q1同相，Q1的周期是CP的4倍3、CP与Q2同相，Q2的周期是CP的8倍4、CP与Q3同相，Q3的周期是CP的16倍5、CP与G 0同相，G0的周期是CP的4倍6、G1 超前CP 一个CP周期，G1的周期是CP的8倍7、CP与G2同相，G2的周期是CP的16倍8、G3滞后CP 4个CP周期，G3的周期是CP的16倍五、心得体会1、通过分析真值表，利用卡诺图化简，从而得出输入与输出相对应的关系。
实验2组合逻辑电路设计(预习报告)
实验二组合逻辑电路的设计
一、实验目的
略
二、实验器件数据
Figure 1 74HC02N（或非）
Figure 2 74HC00(n),与非门74LS00
Figure 3 74HC86N（异或）74LS86
三、 实验原理
1. 二进制加法运算电路
二进制加法电路可以由一位全加器组合而成； 全加器逻辑表达式为：111()=('()')'n n n n n
n n n n n n n n n n D A B C C A B C A B A B C A B ---=⊕⊕⎧
⎨
=+⊕⊕⎩g g （）'
一位全加器电路实现如下：
图中，用74LS00D 代替74HC86N
如果要实现多为二进制的加法运算，可将多个全加器级联。
例如将两个全加器级联， 并且在最后输出接一个带解码器的数字显示管，就构成了一个两位二进制数相加的加法器，
如
下图
2.二进制减法运算电路
为了实现减法电路，引入了补码系统，求补码只需让输入取反并使最后一位来自低位进位置高电平，其中，取反可以通过与高电平做异或运算来实现，电路如下：
注意：此时图中电子管输出应该为减法答案的补码。
下面，将补码答案转换为原码。
有如下电路：
注意，通过对图中低电平/高电平的转换（低位的进位信息和补码的取反信息），该减法电路实际上可以变化为加法电路。
可以加入控制信号K，使其为1时电路执行减法，否则执行加法，电路如下：
四、实验内容
1.基本要求：
原码输出结果，并显示正负标志2.提高要求：略。
实验二 组合逻辑电路分析与设计实验报告
实验二组合逻辑电路分析与设计实验报告
姓名：李凌峰班级：13级电子1班学号：13348060
一、实验数据与相应原理图：
1、复习组合逻辑电路的分析方法，对实验中所选的组合电路写出函数式。
设计一个代码转换电路，输入为4位8421码，输出为4位循环码。
对应的各位码如下表所示。
2、实验逻辑函数式：
实际实验逻辑表达式（用一异或门代替与或门）：
3、实际实验逻辑图：
4、实际实验操作图
二、实验操作记录
1，检测转换电路：
2，实测波形图
10hz方波：
G3 G2 G1 G0波形：
B1 B2 B3 B4波形图：
由以上波形图张图绘制出总的时序图如下：
三、心得与体会
1、这次实验所用器材用了异或门74LS86和异步计数器74LS197.分析组合逻辑电路
时，要先由给定的组合逻辑电路写函数式，然后对函数式进行化简或变换，再根据最简式列真值表，最后确认逻辑功能。
设计组合逻辑电路时，则应先根据给定事件的因果关系列出真值表，然后由真值表写函数式，再对函数式进行化简或变换，最后画出逻辑图，并测试逻辑功能。
2、对示波器的操作仍不够熟悉，在将示波器连接到实验箱的测试端时总是忘了要接地，
致使示波器显示信号不正常。
3、在比较波形时，借用同学的接口同时加载4个波形容易做出总的时序图。
实验二 组合逻辑电路
实验二组合逻辑电路设计姓名：陈佳敏洪会珍学号：22920132203741 22920132203774学院：信息科学与技术学院系别：计算机专业：计算机试验日期：2015.4.10一、实验目的掌握组合逻辑电路设计的基本方法，并用与非门实现。
二、实验设备与器件数字逻辑实验箱1台2输入四与非门（7400）2片3输入三与非门（7410）1片三、实验内容1．表决电路设计和实现该电路有四个输入变量A、B、C、D，当输入量中有三个或三个以上为1时，输出F为1，否则F为0。
2．比较电路设计和实现由A1、A0组成一个二进制数A（A1A0），由B1、B0组成另一个二进制数B（B1B0），电路有三个输出端P1、P2、P3：当A>B时，P1=1，P2=P3=0；当A=B时，P2=1，P1=P3=0；当A<B时，P3=1，P1=P2=0。
四、实验步骤和要求1．根据题意，列出真值表；实验1的真值表：A B C D F0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 11 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 111 1 1 1 实验2的真值表：A1A0 B1 B0 P1 P2 P3 00 0 0 0 1 0 00 0 1 0 0 1 00 1 0 0 0 1 00 1 1 0 0 1 01 0 0 1 0 0 01 0 1 0 1 0 01 1 0 0 0 1 01 1 1 0 0 1 10 0 0 1 0 0 10 0 1 1 0 0 10 1 0 0 1 0 10 1 1 0 0 1 11 0 0 1 0 0 11 0 1 1 0 0 11 1 0 1 0 0 1 1 1 1 0 1 02．用卡诺图化简，得到最简的与-或表达式。
实验1的卡诺图：B1B0 A1A000 01 11 1000011 111 1 1 10 1最简与-或表达式即为：F=ABC+ABD+BCD+ACD实验2的卡诺图：P1:B1B0 A1A000 01 11 10001 1 1 011 1 1110 1最简与-或表达式即为：p1=A11B +10B A 0B +A1A00BP2:B1B0A1A0 00 01 11 10001 011 111 10 1最简与-或表达式即为:p2=1A 0A 1B 0B +1A A01B B0+A1A0B1B0+A10A B10BP3:B1B0A1A0 00 01 11 1000011 111 1 1 101 1最简与-或表达式即为:p3=1A B1+1A 0A B0+0A B1B03．将表决电路用摩根定理进行逻辑变换为用二输入与非门（7400）实现的形式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二组合逻辑电路
一、实验目的
1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
二、实验仪器及材料
器件
74LS00 二输入端四与非门3片
74LS86 二输入端四异或们1片
74LS54 四组输入与或非门1片
三、预习要求
1.预习组合逻辑电路的分析方法。
2.预习用与非门和异或门构成的半加器、全加器的工作原理。
3.预习二进制数的运算。
四、实验内容
1.组合逻辑电路功能测试。
(1)用2片74LS00组成图2.1所示逻辑电路。
为便于接线和检查，
在图中要注明芯片编号以及各引脚对应的编号。
(2)图中A、B、C接电平开关，Y1、Y2接发光管电平显示。
(3)按表2.1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑
表达式。
Y1=A+B,Y2=A’B’C+BC+AB
输入输出
A B C Y1 Y2
0 0 0 0 0
0 0 1 0 1
0 1 1 1 1
1 1 1 1 1
1 1 0 1 0
1 0 0 1 0
1 0 1 1 1
0 1 0 1 1
(4)将运算结果与试验比较。
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和两个与非门组成如图2.2。
（1）在学习机上用异或门和与门接成以上电路。
A、B接电平开关S、Y、Z接电平显示。
（2）按表2.2要求改变A、B状态，填表。
输入端 A 0 1 0 1
B 0 0 1 1
输出端Y 0 0 0 1
Z 0 0 0 0。