实验六 组合逻辑电路的设计与测试
数字电路实验报告
数字电路实验报告姓名：张珂班级：10级8班学号：2010302540224实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：U1A 74LS00NU2B74LS00NU3C74LS00N X12.5 VJ1Key = Space J2Key = Space J3Key = Space J4Key = SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1表1.1 组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。
2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C 74LS00NU4D 74LS00NU5D 74LS00NU6A74LS00N U7A74LS00NU8A74LS20D GNDVCC5VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VX12.5 VX22.5 V图 2 密码锁电路分析实验真值表记录如下：实验真值表 A B CD X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 11 10 1表1.2 密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。
电子技术实训项目(数字电子)
数字电子技术项目实训目录项目实训一集成逻辑门电路逻辑功能的测试项目实训二组合逻辑电路的设计与测试项目实训三译码器的使用项目实训四编码译码及数显电路项目实训五数据选择器项目实训六触发器项目实训七集成计数器及应用项目实训八 555时基电路项目实训一集成逻辑门电路逻辑功能的测试一、项目实训目的1．熟悉数字电路实验台的结构、基本功能和使用方法。
2．掌握常用与门、与非门、或门的逻辑功能、测试方法及使用方法。
二、项目实训器材1．数字电路实验台2．元器件： 74LS00 74LS08 74LS32 各一块导线若干三、项目实训说明1．数字电路实验台提供5 V的直流电源供用户使用。
2．连接导线时，最好先测量导线的好坏，为了便于区别，最好用不同颜色导线区分电源和地线，一般用红色导线接电源，用黑色导线接地。
3．实验台“16位逻辑电平输出”模块，由16个开关组成，开关往上拨时，对应的输出插孔输出高电平“1”，开关往下拨时，输出低电平“0”。
4．实验台“16位逻辑电平输输入”模块，提供16位逻辑电平LED显示器，可用于测试门电路逻辑电平的高低，LED亮表示“1”，灭表示“0”。
四、项目实训内容和步骤（1）.74LS00（与非）74LS08（与门）74LS32（或门）管脚排列：（2）测试74LS00、74LS08、74LS32的逻辑功能将集成块正确插入实验台的面板上，注意识别1脚位置，查管脚图，分清集成块的输入和输出端以及接地、电源端。
按下表要求输入高、低电平信号，测出相应的输出逻辑电平。
五、项目实训报告要求1．整理实验结果，填入相应表格中，并写出逻辑表达式。
2．小结实验心得体会。
项目实训二组合逻辑电路的设计与测试一、项目实训目的掌握组合逻辑电路的分析设计、测试方法。
二、项目实训器材1．数字电路实验台2．元器件： 74LS00 74LS20 各一块导线若干三、项目实训说明设计一个三人表决电路，当多数人同意时，则表决通过，逻辑1（灯亮）表示同意通过，逻辑0（灯灭），表示不同意。
0级《数字逻辑电路》实验指导书 1
课程名称：数字逻辑电路实验指导书课时：8学时集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。
识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一般排在左上端，接地一脚（在左上角）。
在标准形TTL集成电路中，电源端VCC，7脚为GND。
若集端GND一般排在右下端。
如74LS20为14脚芯片，14脚为VCC成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。
二、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。
电源极性绝对不允许接错。
3、闲置输入端处理方法(1)悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。
但易受外界干扰，导致电路的逻辑功能不正常。
因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
（也可以串入一只1～10KΩ的固定电阻）或接至某一固定(2)直接接电源电压VCC电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。
(3)若前级驱动能力允许，可以与使用的输入端并联。
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。
当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7KΩ时，输入端相当于逻辑“1”。
对于不同系列的器件，要求的阻值不同。
5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。
否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后，一般取R＝3～5.1K 级电路获得较高的输出电平，允许输出端通过电阻R接至VccΩ。
全加器逻辑电路图
全加器逻辑电路图一、实验目的1. 掌握组合逻辑电路的设计与测试方法2.掌握半加器、全加器的工作原理。
二、实验原理和电路1、组合逻辑电路的设计使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。
设计组合电路的一般步骤如图1.4.1所示。
图1.4.1 组合逻辑电路设计流程图根据设计任务的要求建立输入、输出变量，并列出真值表。
然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
最后，用实验来验证设计的正确性。
1.半加器根据组合电路设计方法，首先列出半加器的真值表，见表1.4.1。
写出半加器的逻辑表达式S=AB+AB=A⊕BC=AB若用“与非门”来实现，即为半加器的逻辑电路图如图1.4.2所示。
在实验过程中，我们可以选异或门74LS86及与门74LS08实现半加器的逻辑功能；也可用全与非门如74LS00反相器74LS04组成半加器。
(a)用异或门组成的半加器 （b ）用与非门组成的半加器图1.4.2 半加器逻辑电路图2.全加器用上述两个半加器可组成全加器，原理如图1.4.3所示。
图1.4.3由二个半加器组成的全加器 表1.4.2 全加器逻辑功能表 表1.4.1 半加器逻辑功能三、实验内容及步骤1.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
0 10 1 0 0 1根据半加器的逻辑表达式可知，相加的和Y是A、B的异或，而进位Z是A、B 相与，故半加器可用一个集成异或门和二个与非门组成如图1.4.4。
图1.4.4 用一个集成异或门和二个与非门组成半加器⑴在实验仪上用异或门和与门接成以上电路。
A、B接逻辑开关，Y、Z接发光二极管显示。
⑵按表1.4.3要求改变A、B状态，将相加的和Y和进位Z的状态填入下表中。
表1.4.32.测试全加器的逻辑功能。
⑴写出图1.4.5电路的逻辑表达式。
Si = Ci=⑵根据逻辑表达式列真值表，并完成表1.4.4，实验证之。
电子线路实验-数电-2019
B4 B3 B2 B1
0101
C0
C4
0
数码 显示
结果转换为 十进制数
0010 0110 1 1010 1101 0
a
f
g
b
e
c
d
a b c def g
74L S248
LT BI /RBO
RBI
1
F4
F3
F2
F1
C4 7 4 L S 2 8 3
C0
B 4B 3B 2B 1
A 4A 3A 2A 1
D0D D 10 D21 D30 D4D D50 D61 D7D
三、集成触发器
实验目的
1. 熟悉常用触发器的基本结构及其逻辑功能。 2. 能用触发器设计基本的时序逻辑电路。
实验所用仪器、设备
• 万用表 • 直流稳压电源 • 函数信号发生器 • 双踪示波器 • 数字电路实验板
实验说明
2．用3-8译码器实现函数：F1 m(1,4,6) F2 m(1,2,4,5,6,7)
3．用8选1数据选择器74LS151实现函数
F ( A ,B , C ,D ) m ( 0 , 4 , 5 , 8 , 1 2 , 1 3 , 1 4 )
• （二）扩展命题 3.用3-8译码器74LS138和门电路设计一个数字显 示报警电路。 要求：
Y
16
2
1
0
74LS148
VCC
ST
8
II I
7
6
5
II
4
3
I 2
I 1
I 0
K 1
K KKKK KK
2
3
4
5
6
7
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
《组合逻辑电路》公开课教案
《组合逻辑电路》公开课教案一、教学目标：1. 让学生了解组合逻辑电路的基本概念和特点。
2. 让学生掌握组合逻辑电路的分析和设计方法。
3. 培养学生运用组合逻辑电路解决实际问题的能力。
二、教学内容：1. 组合逻辑电路的基本概念2. 组合逻辑电路的特点3. 组合逻辑电路的分析和设计方法4. 组合逻辑电路的应用实例5. 组合逻辑电路的仿真实验三、教学过程：1. 导入：通过简单的生活实例，引发学生对组合逻辑电路的好奇心，激发学习兴趣。
2. 讲解：讲解组合逻辑电路的基本概念、特点和分析设计方法，结合实例进行解释。
3. 互动：引导学生参与课堂讨论，提出问题，共同探讨组合逻辑电路的应用场景。
4. 实践：分组进行组合逻辑电路的仿真实验，让学生动手操作，加深对知识的理解。
四、教学方法：1. 讲授法：讲解基本概念、特点和分析设计方法。
2. 案例分析法：通过实例讲解组合逻辑电路的应用。
3. 互动教学法：引导学生参与课堂讨论，提高学生的思考能力。
4. 实验教学法：进行组合逻辑电路的仿真实验，培养学生的动手能力。
五、教学评价：1. 课堂参与度：观察学生在课堂上的发言和讨论情况，评估学生的参与程度。
2. 实验报告：评估学生在仿真实验中的操作能力和对知识的理解程度。
3. 课后作业：检查学生对课堂内容的掌握情况。
4. 期末考试：检验学生对本节课知识的总体掌握情况。
六、教学资源：1. 教材：《组合逻辑电路》相关章节。
2. 课件：制作组合逻辑电路的课件，用于辅助讲解。
3. 实验设备：计算机、仿真实验软件。
4. 网络资源：查找相关的教学视频、案例，用于课堂拓展。
七、教学环境：1. 教室：宽敞、明亮的教室，配备计算机和投影仪。
2. 实验区：配备计算机和仿真实验软件的实验区。
八、教学进度安排：1. 第一课时：介绍组合逻辑电路的基本概念和特点。
2. 第二课时：讲解组合逻辑电路的分析和设计方法。
3. 第三课时：讲解组合逻辑电路的应用实例。
4. 第四课时：进行组合逻辑电路的仿真实验。
数字逻辑实验报告武大(3篇)
第1篇一、实验目的1. 理解数字逻辑的基本概念和原理；2. 掌握数字逻辑电路的基本分析方法；3. 熟悉数字电路仿真软件的使用；4. 培养实验操作能力和问题解决能力。
二、实验内容及步骤1. 实验一：组合逻辑电路设计（1）设计2选1多路选择器（MUX21）1）根据教材5.1节流程，利用Quartus II完成MUX21的文本编辑输入（MUX21.v）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，a和b分别接来自不同的时钟，输出信号接蜂鸣器；5）编译、下载和硬件测试实验，通过选择键1，控制s，可使蜂鸣器输出不同音调。
（2）设计三人表决电路1）根据教材5.1节流程，利用Quartus II完成三人表决电路的文本编辑输入（图5-36）；2）进行仿真测试，给出仿真波形；3）在实验系统上硬件测试，验证设计功能；4）引脚锁定及硬件下载测试，ABC[2..0]分别接自键3、键2、键1；CLK接自时钟CLOCK0(256Hz)，输出信号X接D1，输出信号Y接蜂鸣器；5）编译、下载和硬件测试实验，通过按下键3、键2、键1，控制D1的亮灭。
2. 实验二：时序逻辑电路设计（1）设计‘101’序列检测器1）验证RS/D/JK/T触发器的功能；2）熟悉逻辑分析仪、字发生器的使用；3）形成原始的状态图和状态表；4）采用Mealy型同步时序逻辑电路实现序列检测器的功能；5）初始状态：A，状态1：B，状态2：C；6）状态化简（用隐含表）；7）状态编码（优先级1>2>3的顺序编码）；8）确定激励函数和输出函数，并画出逻辑电路图；9）在Ni Multisim上实现电路的仿真；10）记录实验现象，采用截屏波形的方法。
（2）设计RISC-V五级流水线CPU1）了解数字逻辑与组成原理实践教程；2）设计32位RISC-V五级流水线CPU代码；3）使用Modelsim进行仿真；4）提供项目源代码、测试数据、设计图和指令集；5）编写实验报告，包括实验目的、环境介绍、系统设计、实验步骤和结果分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
实验六 组合逻辑电路的设计与测试
1．实验目的
(1)掌握组合逻辑电路的设计方法；
(2)熟悉基本门电路的使用方法。
(3)通过实验，论证所设计的组合逻辑电路的正确性。
2．实验设备与器材
1)数字逻辑电路实验箱，2)万用表，3)集成芯片74LS00二片。
3．预习要求
(1)熟悉组合逻辑电路的设计方法；
(2)根据具体实验任务，进行实验电路的设计，写出设计过程，并根据给定的标准器件画出逻
辑电路图，准备实验；
(3)使用器件的各管脚排列及使用方法。
4．实验原理
数字电路中，就其结构和工作原理而言可分为两大类，即组合逻辑电路和时序逻辑电路。
组合逻辑电路输出状态只决定于同一时刻的各输入状态的组合，与先前状态无关，它的基本
单元一般是逻辑门；时序逻辑电路输出状态不仅与输入变量的状态有关，而且还与系统原先
的状态有关，它的基本单元一般是触发器。
(1)组合电路是最常用的逻辑电路，可以用一些常用的门电路来组合完成具有其他功能的门电
路。设计组合逻辑电路的一般步骤是：
1)根据逻辑要求，列出真值表；
2)从真值表中写出逻辑表达式；
3)化简逻辑表达式至最简，并选用适当的器件；
4)根据选用的器件，画出逻辑电路图。
逻辑化简是组合逻辑设计的关键步骤之一。为了使电路结构简单和使用器件较少，往往
要求逻辑表达式尽可能化简。由于实际使用时要考虑电路的工作速度和稳定可靠等因素，在
较复杂的电路中，还要求逻辑清晰易懂，所以最简设计不一定是最佳的。但一般来说，在保
证速度、稳定可靠与逻辑清楚的前提下，尽量使用最少的器件，以降低成本。
(2)与非门74LS00芯片介绍
与非门74LS00一块芯片内含有4个互相独立的与非门，每个与非门有二个输入端。其
逻辑表达式为Y=AB，逻辑符号及引脚排列如图6-1(a)、(b)所示。
(a)逻辑符号 (b)引脚排列
图6-1 74LS20逻辑符号及引脚排列
(3)异或运算的逻辑功能
当某种逻辑关系满足：输入相同输出为“0”，输入相异输出为“1”，这种逻辑关系称为“异或”
逻辑关系。
(4)半加器的逻辑功能
在加法运算中，只考虑两个加数本身相加，不考虑由低位来的进位，这种加法器称为半加
器。
5．实验内容
(1)用1片74LS00与非门芯片设计实现两输入变量异或运算的异或门电路
要求：设计逻辑电路，按设计电路连接后，接通电源，验证运算逻辑。输入端接逻辑开关输
出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”； 电路的输出
端接由LED发光二极管组成的0-1指示器的显示插口，LED亮红色为逻辑“1”，亮绿色为逻
辑“0”。接线后检查无误，通电，用万用表直流电压20V档测量输入、输出的对地电压，并观
察输出的LED颜色，填入表6-1。
2
表6-1
输入1 输入2 输出
状态 U/V 状态 U/V 红/绿
U/V
0 0
0 1
1 0
1 1
(2) 用2片74LS00与非门芯片设计一个实现一位二进制数相加的半加器
要求：设计逻辑电路，按设计电路连接后，接通电源，验证半加逻辑。输入端接逻辑开关输
出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”； 电路的输出
端接由LED发光二极管组成的0-1指示器的显示插口，LED亮红色为逻辑“1”，亮绿色为逻
辑“0”。接线后检查无误，通电，用万用表直流电压20V档测量输入、输出的对地电压，并观
察输出的LED颜色，填入表6-2。
表6-2
输入1(加数1) 输入2(加数2) 输出1(半加和) 输出2(向高位进位)
状态 U/V 状态 U/V 红/绿 U/V 红/绿
U/V
0 0
0 1
1 0
1 1
6．实验注意
(1)注意芯片不能被插反，接线时要注意芯片的正负极辨别，以及电源的正负供给。
(2)要给每块芯片供电，如果只供给一片芯片电源，会导致实验数据出错。
(3)测量时应注意电压表档位的选择。
(4)改接线路时，要关掉电源。
7．实验报告要求
(1)列写实验任务的设计过程(真值表、逻辑表达式、化简过程、逻辑式变换过程)，画出设计
的电路图。
(2)对所设计的电路进行实验测试，记录测试结果，填入表格中，验证设计是否正确。
(3) 回答问题：
1)与非门中，芯片没用到的管脚悬空是什么状态？会影响实验的稳定性吗？不用的输入端应
如何处理？
2)如果与非门的一个输入端连接脉冲时，那么
(a)其余的输入端是什么逻辑状态时允许脉冲通过？脉冲通过时，输出波形与输入波形有差别
吗？
(b)其余输入端是什么逻辑状态时不允许脉冲通过？在这种情况下输出端是什么状态？
(4)总结组合逻辑电路的设计方法。